非易失性半导体存储装置及其制造方法制造方法及图纸

本发明专利技术提供具备大容量且能够廉价地制作的三维存储器单元阵列的非易失性半导体存储装置。在具备可变电阻元件的双端子型存储器单元的三维存储器单元阵列（１）中，在Ｚ方向上邻接的存储器单元的各一端与分别在Ｘ及Ｙ方向上配置多个，且在Ｚ方向上延伸的中间选择线的一个连接，Ｚ方向的相同位置的各存储器单元的另一端与在Ｚ方向上配置多个的第三选择线的一个共通地连接，选择晶体管分别在Ｘ及Ｙ方向上配置多个的二维阵列（２）与存储器单元阵列（１）在Ｚ方向上邻接，在Ｘ方向上邻接的多个选择晶体管的栅与第一选择线共通地连接，在Ｙ方向上邻接的多个选择晶体管的漏极与第二选择线共通地连接，多个选择晶体管的源极与中间选择线个别地连接，第一选择线与Ｘ解码器连接，第二选择线与Ｙ解码器连接，第三选择线与Ｚ解码器连接。

【技术实现步骤摘要】

本专利技术涉及具有将具有非易失性(不発揮性)的可变电阻元件的双端子型的存 储器单元在相互正交的第一方向、第二方向、及第三方向上分别以三维矩阵状配置多个的 三维存储器单元阵列的非易失性半导体存储装置、及其制造方法，尤其涉及构成存储器单 元的双端子型的可变电阻元件通过电压施加，在由两端之间的电阻规定的阻抗状态为两个 以上的不同的状态之间可逆地变化，并能够非易失地保持该状态的非易失性半导体存储装 置、及其制造方法。
技术介绍
随着便携用电子设备等移动设备的普及，作为在电源关闭时也能够保持存储的 数据的大容量且廉价的非易失性存储器，广泛使用闪速存储器。但是，近年来，逐渐发现 闪速存储器的微细化极限，盛行进行MRAM(磁阻变化存储器)、PCRAM(相变化存储器)、 CBRAM(固体电解质存储器)、RRAM(阻抗变化存储器)等非易失性存储器的开发。在这些 非易失性存储器中，RRAM能够进行高速更新，在材料中能够使用单纯的二维系的过渡金属 氧化物，因此，制作容易，在与现有的CMOS工序的亲合性高这一点上具有优点，因此受到了 瞩目。在RRAM之类的利用使用了双端子型的可变电阻元件的存储器单元构成的存储装 置中，能够最大容量化的存储器单元结构和存储器单元阵列结构的组合是在相互正交的配 线的交叉部分形成包括单体的可变电阻元件的IR型的存储器单元的交叉点型存储器单元 阵列。IR型的存储器单元在存储器单元中不存在限制流过可变电阻元件的电流的元件，因 此，可以容易地将多层的交叉点型存储器单元阵列在上下层叠，构成三维存储器单元阵列 (例如，参照美国专利申请公开第2005/0230724号说明书)。但是，IR型存储器单元不存在 电流限制元件，因此，寄生电流经由在选择的两条配线之间形成的存储器单元以外的与非 选择配线连接的存储器单元流过(绕入电流)，因此，该寄生电流与流过选择存储器单元的 读出电流电流重叠，导致难以或不能判别读出电流的问题。作为IR型存储器单元中的寄生电流对策，有与可变电阻元件串联地连接晶体管， 形成为ITlR型存储器单元结构的方法、或与可变电阻元件串联地连接二极管、变阻器等电 流限制元件，形成为IDlR型存储器单元结构的方法。ITlR型存储器单元能够进行在可变电 阻元件流过的电流的大小、方向的控制，控制性优越，但占有面积大，不能容易地形成为多 层结构，因此，存储器容量受到芯片面积和设计规则的限制。另一方面，IDlR型存储器单元 通过最佳化加工，形成基于交叉点结构的最少面积单位元件，例如，如特开2009-4725号公 报所示，还能够多层化，因此，适合大容量化。但是，在多层化以往的交叉点型存储器单元阵列，构成三维存储器单元阵列的情 况下，若层叠数增加，则形成最少尺寸的图案，因此，基于高价的最尖端曝光装置的光刻工 序相对于层叠数增加，因此，成本优点上存在极限。进而，存储器单元阵列无论二维结构还 是三维结构，均需要用于在存储器单元阵列中的特定的地址的存储器单元读入信息，读出的解码器。在多层化以往的交叉点型存储 器单元阵列的情况下，在二维结构中，字线和位线分别以一维在一方向上排列，但若成为三 维结构，则字线和位线分别以二维在层叠方向上排列，因此，例如，如特开2009-4725号公 报的图5 图7所示，需要至少将字线和位线的一方以二维解码的回路，复杂化解码器的回 路结构，专有面积也增大，导致芯片成本的增大。从而，为了实现大容量且廉价的RRAM，需要提出能够实现IDlR型存储器单元，且 没有多层化引起的掩模工序的增加的新的存储器单元阵列结构和单纯的解码器回路结构
技术实现思路
本专利技术是鉴于将以往的交叉点型存储器单元阵列多层化的三维存储器单元阵列 中的问题而做成的，其目的在于提供具备大容量且能够廉价地制作的三维存储器单元阵列 的非易失性半导体存储装置。为了实现上述目的，在本专利技术中，提供一种非易失性半导体存储装置，具有三维存 储器单元阵列，其分别在相互正交的第一方向、第二方向及第三方向上以三维矩阵状配置 有多个双端子型存储器单元，该双端子型存储器单元具有通过电压施加而使阻抗特性变化 的非易失性的可变电阻元件，利用在所述第一方向及所述第二方向上平面性扩张的平板状 的导电体或半导体形成的平板电极隔着层间绝缘膜在所述第三方向上层叠有两层以上，在 所述平板电极的各层形成有多个沿所述第三方向贯通层叠的两层以上的所述平板电极和 其间的所述层间绝缘膜的贯通孔，利用在所述第三方向上延伸的柱状的导电体形成的每一 个柱状电极在所述贯通孔内不与所述平板电极接触地贯通，夹于一层的所述平板电极与一 根所述柱状电极的环状部形成为一个一个地对应于所述存储器单元，成为所述可变电阻元 件的可变阻抗材料分别在所述环状部以环状形成，所述环状的可变阻抗材料的外周面与所 述平板电极电连接，内周面与所述柱状电极电连接，所述可变电阻元件形成于每一个所述 存储器单元，在所述第三方向的相同位置配置的多个所述存储器单元经由所述平板电极相 互地连接，配置于所述第一方向和所述第二方向的各自的相同位置的多个所述存储器单元 经由所述柱状电极相互连接，在各个所述环状部中，在所述可变阻抗材料的外周面或内周 面的一侧中形成有成为肖特基结的界面，所述可变阻抗材料中位于所述环状部内的至少所 述肖特基结侧的一部分在所述第三方向上分离而形成。在此，优选所述贯通孔分别在所述 第一方向及所述第二方向上以二维矩阵状配置有多个。另外，优选所述可变阻抗材料的位 于所述环状部内的至少所述肖特基结侧的一部分隔着利用与所述可变阻抗材料相同的材 料构成的非活性化区域，在所述第三方向上分离。根据上述特征的非易失性半导体存储装置可知，将多个存储器单元分别在第一方 向和第二方向上以二维矩阵状排列的二维存储器单元阵列沿第三方向多层化，形成三维存 储器单元阵列的情况下，在二维存储器单元阵列的各层中，在与二维存储器单元阵列中的 各存储器单元连接的二维存储器单元阵列平行的面内存在的电极仅为平板电极，平板电极 与二维存储器单元阵列的所有的存储器单元共通地连接，另外，与各存储器单元连接的其 他配线为与平行于二维存储器单元阵列的面正交的柱状电极，因此，在二维存储器单元阵 列的各层的形成时，不需要以最小加工尺寸形成平板电极，形成三维存储器单元阵列的情 况下，不需要在各层分别使用基于高价的最尖端曝光装置的光刻工序，能够抑制制造成本的高涨。进而，第三方向上的存储器单元的分离由层间绝缘膜来实现，因此，第三方向上的 存储器单元之间的离开距离由层间绝缘膜的膜厚来规定。从而，在存储器单元为IR型的 情况下，将可变电阻元件沿柱状电极的外周面以环状形成，在存储器单元为IDlR型的情况 下，将可变电阻元件和电流控制元件(二极管等)沿柱状电极的外周面以环状形成，由此 各元件宽度由平板电极的膜厚来规定，各元件长度由沿柱状电极的外周面形成的各膜厚规 定，因此，不像以往一样受到蚀刻加工精度的限制，能够三维形成存储器单元。 可是，平板电极可以为金属，也可以为通过杂质扩散来低阻抗化的半导体，存储器 单元为IR型的情况下，使用金属，存储器单元为IDlR型的情况下，使用与形成的电流控制 元件对应的导电材料即可。通过以平板状形成第三选择线，可以不是以往的交叉点型存储 器本文档来自技高网...

【技术保护点】
一种非易失性半导体存储装置，其特征在于，具有三维存储器单元阵列，其分别在相互正交的第一方向、第二方向及第三方向上以三维矩阵状配置有多个双端子型存储器单元，该双端子型存储器单元具有通过电压施加而使阻抗特性变化的非易失性的可变电阻元件，利用在所述第一方向及所述第二方向上平面性扩张的平板状的导电体或半导体形成的平板电极隔着层间绝缘膜在所述第三方向上层叠有两层以上，在所述平板电极的各层形成有多个沿所述第三方向贯通层叠的两层以上的所述平板电极和其间的所述层间绝缘膜的贯通孔，利用在所述第三方向上延伸的柱状的导电体形成的每一个柱状电极在所述贯通孔内不与所述平板电极接触地贯通，夹于一层的所述平板电极与一根所述柱状电极的环状部形成为一个一个地对应于所述存储器单元，成为所述可变电阻元件的可变阻抗材料分别在所述环状部以环状形成，所述环状的可变阻抗材料的外周面与所述平板电极电连接，内周面与所述柱状电极电连接，所述可变电阻元件形成于每一个所述存储器单元，在所述第三方向的相同位置配置的多个所述存储器单元经由所述平板电极相互地连接，配置于所述第一方向和所述第二方向的各自的相同位置的多个所述存储器单元经由所述柱状电极相互连接，在各个所述环状部中，在所述可变阻抗材料的外周面或内周面的一侧中形成有成为肖特基结的界面，所述可变阻抗材料中位于所述环状部内的至少所述肖特基结侧的一部分在所述第三方向上分离而形成。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：粟屋信义，太田佳似，田渊良志明，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：JP[日本]