本发明专利技术提供一种引线框架,其包括至少一引线框架单元,引线框架单元包括:基岛;第一管脚,设置在基岛外围;至少两个连筋,两个连筋连接第一管脚及基岛,连筋在引线框架的厚度方向倾斜延伸,以使基岛与第一管脚位于不同平面,连筋与引线框架所在的平面之间具有一夹角,在夹角位于第一范围时,连筋具有第一宽度,在夹角位于第二范围时,连筋具有第二宽度,其中,位于第一范围内的角度数值小于位于第二范围内的角度数值,且第一宽度的最大值大于第二宽度的最大值,至少两个连筋对称地设置在第一管脚的两侧,且至少两个连筋的宽度相同,至少两个连筋与引线框架所在的平面之间的夹角相同。本发明专利技术可降低连筋的内应力,提高封装结构的可靠性。性。性。
【技术实现步骤摘要】
引线框架及封装结构
[0001]本专利技术涉及半导体封装领域,尤其涉及一种引线框架及封装结构。
技术介绍
[0002]MOS半导体功率器件是栅控型多子导电器件,具有功耗低、开关速度快、驱动能力强、负温度系数等优点,被广泛用于各种功率电子系统的电源模块,起着功率变换或功率转换的作用,是功率集成电路及功率集成系统的核心元器件之一。
[0003]为了不影响MOS半导体功率器件的基岛的装片面积,在封装设计中通常会通过连筋(Tiebar)将基岛的功能引线到管脚。但是,这种封装结构的封装体易出现分层,导致封装结构可靠性低,不能够满足需求。
技术实现思路
[0004]本专利技术所要解决的技术问题是,提供一种引线框架及封装结构,其能够降低封装结构的相关区域分层的风险,提高封装结构的可靠性。
[0005]为了解决上述问题,本专利技术提供了一种引线框架,包括至少一引线框架单元,所述引线框架单元包括:
[0006]基岛;
[0007]第一管脚,设置在所述基岛外围;
[0008]至少两个连筋,所述连筋连接所述第一管脚及所述基岛,所述连筋在所述引线框架的厚度方向倾斜延伸,以使所述基岛与所述第一管脚位于不同平面,所述连筋与所述引线框架所在的平面之间具有一夹角,在所述夹角位于第一范围时,所述连筋具有第一宽度,在所述夹角位于第二范围时,所述连筋具有第二宽度,其中,位于所述第一范围内的角度数值小于位于所述第二范围内的角度数值,且所述第一宽度的最大值大于所述第二宽度的最大值,至少两个所述连筋分别与所述第一管脚的两侧连接,且至少两个所述连筋的宽度相同,至少两个所述连筋与所述引线框架所在的平面之间的夹角相同。
[0009]在一实施例中,所述第一宽度的最小值与所述第二宽度的最小值相同。
[0010]在一实施例中,所述最小值为0.8T,其中,T为材料厚度。
[0011]在一实施例中,所述第一范围为[30
°
,45
°
],所述第二范围为(45
°
,60
°
]。
[0012]在一实施例中,所述第一宽度的最大值为1.5T,所述第二宽度的最大值为1.0T,其中,T为材料厚度。
[0013]在一实施例中,所述引线框架单元包括至少两个所述连筋,两个所述连筋分别与所述第一管脚的两侧连接,且两个所述连筋的宽度相同,两个所述连筋与所述引线框架所在的平面之间的夹角相同。
[0014]在一实施例中,所述引线框架单元还包括第二管脚及第三管脚,所述第二管脚及所述第三管脚设置在所述基岛的外围,并且分别设置在所述第一管脚的两侧。
[0015]在一实施例中,所述引线框架单元还包括散热结构,所述散热结构与所述基岛远
离所述第一管脚的一端连接。
[0016]本专利技术实施例还提供一种封装结构,其包括:
[0017]如上所述的引线框架;
[0018]芯片,设置在所述基岛上;
[0019]第一引线,连接所述芯片与所述第一管脚;
[0020]封装体,包覆所述基岛、所述芯片、所述第一引线、所述连筋及所述第一管脚的至少一部分。
[0021]在一实施例中,所述引线框架单元还包括第二管脚及第三管脚,所述第二管脚及所述第三管脚设置在所述基岛的外围,并且分别设置在所述第一管脚的两侧;
[0022]所述封装结构还包括第二引线及第三引线,所述第二引线连接所述芯片与所述第二管脚,所述第三引线连接所述第三管脚;
[0023]所述封装体还包覆所述第二引线、所述第三引线,以及部分的所述第二管脚及所述第三管脚。
[0024]在一实施例中,所述引线框架单元还包括散热结构,所述散热结构与所述基岛远离所述第一管脚的一端连接,所述封装体还覆盖部分的所述散热结构,所述散热结构远离所述基岛的一端突出于所述封装体。
[0025]在本专利技术实施例提供的引线框架及封装结构中,至少两个所述连筋对称地设置在所述第一管脚的两侧,以分散每一所述连筋的内应力,并且所述连筋的宽度的最大值根据所述连筋与所述引线框架所在的平面之间的夹角的取值范围确定,即将所述连筋的宽度与所述连筋与所述引线框架所在的平面之间的夹角相关联,从而可在兼顾支撑强度、封装体积的情况下,进一步降低连筋的内应力,塑封后连筋从变形后的位置恢复到变形前的位置的能力降低,进而可降低封装结构的相关区域分层的风险,提高封装结构的可靠性。
附图说明
[0026]为了更清楚地说明本专利技术实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简要介绍。显而易见地,下面描述中的附图仅是本专利技术的一些实施例,对于本领域的普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
[0027]图1A为现有的一种引线框架的俯视图;
[0028]图1B是沿图1A中A
‑
A1线的截面示意图;
[0029]图2是本专利技术一实施例提供的引线框架单元的俯视示意图;
[0030]图3是本专利技术一实施例提供的引线框架单元沿图2中A
‑
A1线的截面示意图;
[0031]图4是本专利技术一实施例提供的引线框架中连筋与引线框架所在的平面之间的夹角以及连筋的宽度对封装结构的影响的模拟结果;
[0032]图5是本专利技术一实施例提供的封装结构的俯视示意图;
[0033]图6是本专利技术一实施例提供的封装结构沿图5中A
‑
A1线的截面示意图。
具体实施方式
[0034]如
技术介绍
所述,在通过连筋将基岛的功能引线到管脚的封装结构中,封装体易
出现分层,导致封装结构可靠性低,不能够满足需求。具体地说,请参阅图1A及图1B,其中,图1A为现有的一种引线框架的俯视图,图1B是沿图1A中A
‑
A1线的截面示意图,在所述引线框架中,基岛100直接通过连筋110与管脚120连接,在采用该引线框架形成封装结构时,芯片设置在所述基岛100上,封装体包覆所述基岛100、所述连筋110与部分所述管脚120。专利技术人发现,在所述连筋110与所述管脚120的接触处(如图中虚线框B所圈示的区域),封装体易分层,导致封装结构可靠性低。
[0035]经进一步深入研究,专利技术人发现,在形成封装体的过程中,包封模具会压合散热面(即基岛未设置芯片的一面),包封模具产生的热应力会使与所述基岛100连接的连筋110在压合的瞬间产生过盈形变,该种形变会导致连筋110的内应力增大,而在管脚120与连筋110的相交区域,该种形变引起的内应力最大,受到内应力的影响,塑封后连筋110会力图从变形后的位置恢复到变形前的位置,进而导致封装结构的相关区域分层风险加剧,封装结构的可靠性下降。
[0036]鉴于此,本专利技术提供一种引线框架及封装结构,其通过引线框架的结构设计使连筋的内应力被释放,塑封后连筋从变形后的位置恢复到变形前的位置的能力降低,进而可降低封装结构的相关区域分层的风险,提高封装结构的本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种引线框架,包括至少一引线框架单元,其特征在于,所述引线框架单元包括:基岛;第一管脚,设置在所述基岛外围;至少两个连筋,所述连筋连接所述第一管脚及所述基岛,所述连筋在所述引线框架的厚度方向倾斜延伸,以使所述基岛与所述第一管脚位于不同平面,所述连筋与所述引线框架所在的平面之间具有一夹角,在所述夹角位于第一范围时,所述连筋具有第一宽度,在所述夹角位于第二范围时,所述连筋具有第二宽度,其中,位于所述第一范围内的角度数值小于位于所述第二范围内的角度数值,且所述第一宽度的最大值大于所述第二宽度的最大值,至少两个所述连筋对称地设置在所述第一管脚的两侧,且至少两个所述连筋的宽度相同,至少两个所述连筋与所述引线框架所在的平面之间的夹角相同。2.根据权利要求1所述的引线框架,其特征在于,所述第一宽度的最小值与所述第二宽度的最小值相同。3.根据权利要求2所述的引线框架,其特征在于,所述最小值为0.8T,其中,T为材料厚度。4.根据权利要求1所述的引线框架,其特征在于,所述第一范围为[30
°
,45
°
],所述第二范围为(45
°
,60
°
]。5.根据权利要求1~4任意一项所述的引线框架,其特征在于,所述第一宽度的最大值为1.5T,所述第二宽度的最大...
【专利技术属性】
技术研发人员:陆惠芬,徐赛,刘红军,王赵云,
申请(专利权)人:长电科技宿迁有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。