封装结构及封装方法技术

一种封装方法及封装结构，封装结构包括：基板，包括键合面；芯片组，键合于键合面上，包括沿纵向堆叠的多个第一芯片，与基板相邻的第一芯片作为底部芯片，剩余的第一芯片作为顶部芯片，底部芯片与基板之间以及相邻第一芯片之间电连接，顶部芯片暴露部分底部芯片；第二芯片，键合于顶部芯片露出的底部芯片以及芯片组侧部的键合面上，第二芯片、底部芯片、顶部芯片以及基板之间电连接，第二芯片与底部芯片在平行于键合面的投影面上的投影部分重叠。本发明专利技术有利于提高芯片之间的通信速度。有利于提高芯片之间的通信速度。有利于提高芯片之间的通信速度。

【技术实现步骤摘要】
封装结构及封装方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种封装结构及封装方法。

技术介绍

[0002]对于单片芯片的尺寸，常规的芯片制造技术正在被推向它们的极限。然而，应用却渴望使用最新技术实现大尺寸集成电路的能力，芯片之间实现高速和小体积互连具有较大的挑战。
[0003]目前的一种解决方案是使用嵌入在硅衬底中的硅桥(Si Bridge)芯片的较小的集成电路，以通过硅桥芯片实现芯片与芯片之间的互连，进而提供异质芯片封装。
[0004]但是，目前封装结构的结构较为复杂，且芯片之间的通信速度仍有待提高。

技术实现思路

[0005]本专利技术实施例解决的问题是提供一种封装结构及封装方法，有利于简化封装结构，提高芯片之间的通信速度。
[0006]为解决上述问题，本专利技术提供一种封装结构，包括：基板，包括键合面；芯片组，键合于所述键合面上，包括沿纵向堆叠的多个第一芯片，与所述基板相邻的第一芯片作为底部芯片，剩余的所述第一芯片作为顶部芯片，所述底部芯片与所述基板之间以及相邻所述第一芯片之间电连接，所述顶部芯片暴露部分所述底部芯片；第二芯片，键合于所述顶部芯片露出的所述底部芯片以及所述芯片组侧部的键合面上，所述第二芯片、底部芯片、顶部芯片以及所述基板之间电连接，所述第二芯片与所述底部芯片在平行于所述键合面的投影面上的投影部分重叠。
[0007]相应的，本专利技术实施例还提供一种封装方法，包括：提供基板，包括待键合面；提供芯片组，所述芯片组包括沿纵向堆叠的多个第一芯片，位于所述芯片组最底部的第一芯片作为底部芯片，剩余的所述第一芯片作为顶部芯片，纵向上的相邻所述第一芯片之间电连接，所述顶部芯片暴露部分所述底部芯片；将所述芯片组键合于所述待键合面上，在所述芯片组中，所述底部芯片与所述待键合面相邻，所述底部芯片与所述基板电连接；提供第二芯片；将所述第二芯片键合于所述顶部芯片露出的所述底部芯片以及所述芯片组侧部的键合面上，所述第二芯片、底部芯片、顶部芯片以及基板之间电连接，所述第二芯片与所述底部芯片在所述键合面上的投影部分重叠。
[0008]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0009]本专利技术实施例提供一种封装结构，芯片组中，所述顶部芯片暴露部分所述底部芯片，所述第二芯片键合于所述顶部芯片露出的所述底部芯片以及所述芯片组侧部的键合面上；本专利技术实施例中，顶部芯片暴露部分所述底部芯片，能够为在底部芯片上键合第二芯片提供空间，相应使得部分第二芯片能够键合于顶部芯片暴露的底部芯片上，从而实现芯片组中的各个第一芯片与第二芯片均电连接，进而无需通过芯片桥(Bridge)，仅利用芯片组中的底部芯片，便能够实现第一芯片与第二芯片之间的电连接，有利于简化结构，并且缩短
第一芯片与第二芯片之间的传输路径，进而提高第一芯片与第二芯片之间的通信速度。
[0010]本专利技术实施例提供一种封装方法，芯片组中，所述顶部芯片暴露部分所述底部芯片，将所述第二芯片键合于所述顶部芯片露出的所述底部芯片以及所述芯片组侧部的键合面上；本专利技术实施例中，顶部芯片暴露部分所述底部芯片，能够为在底部芯片上键合第二芯片提供空间，相应使得部分第二芯片能够键合于顶部芯片暴露的底部芯片上，从而实现芯片组中的各个第一芯片与第二芯片均电连接，进而无需通过芯片桥，仅利用芯片组中的底部芯片，便能够实现第一芯片与第二芯片之间的电连接，有利于简化结构，并且缩短第一芯片与第二芯片之间的传输路径，进而提高第一芯片与第二芯之间的通信速度。
附图说明
[0011]图1是一种封装结构的结构示意图；
[0012]图2至图3是本专利技术封装结构一实施例的结构示意图；
[0013]图4至图9是本专利技术封装方法一实施例中各步骤对应的结构示意图。
具体实施方式
[0014]由
技术介绍
可知，目前封装结构的结构较为复杂，且芯片之间的通信速度仍有待提高。现结合一种封装结构分析通信速度有待提高的原因。
[0015]图1是一种封装结构的结构示意图。
[0016]封装结构包括：基板10，包括键合面；硅桥20，键合于基板10的键合面上；芯片组30，键合于硅桥20上，芯片组30通过硅桥20与基板10电连接；芯片50，键合于芯片组30侧部的硅桥20上，芯片50通过硅桥20与基板10电连接，芯片50与芯片组30通过硅桥20相互电连接。
[0017]采用硅桥20使得芯片组30与芯片50电连接，封装结构较为复杂，并且封装结构的成本较高，同时，芯片组30与芯片50之间的传输路径较长，从而难以提高芯片组30与芯片50之间的通信速度。
[0018]为了解决技术问题，本专利技术实施例提供一种封装结构，包括：基板，包括键合面；芯片组，键合于所述键合面上，所述芯片组包括沿纵向堆叠的多个第一芯片，最靠近所述基板的第一芯片作为底部芯片，剩余的所述第一芯片作为顶部芯片，所述底部芯片与所述基板之间、以及纵向上的相邻所述第一芯片之间电连接，所述顶部芯片暴露部分所述底部芯片；第二芯片，键合于所述顶部芯片露出的所述底部芯片上、以及所述芯片组侧部的键合面上，所述第二芯片与所述底部芯片、以及所述基板电连接，且通过所述底部芯片与所述顶部芯片电连接，所述第二芯片与所述底部芯片在平行于所述键合面的投影面上的投影部分重叠。
[0019]本专利技术实施例中，顶部芯片暴露部分所述底部芯片，能够为在底部芯片上键合第二芯片提供空间，相应使得部分第二芯片能够键合于顶部芯片暴露的底部芯片上，从而实现芯片组中的各个第一芯片与第二芯片均电连接，进而无需通过芯片桥，仅利用芯片组中的底部芯片，便能够实现第一芯片与第二芯片之间的电连接，有利于简化结构，并且缩短第一芯片与第二芯片之间的传输路径，进而提高第一芯片与第二芯片之间的通信速度。
[0020]为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术
的具体实施例做详细的说明。
[0021]图2和图3是本专利技术封装结构一实施例的结构示意图。
[0022]封装结构包括：基板101，包括键合面121；芯片组301，键合于键合面121上，包括沿纵向(如图2中Z方向所示)堆叠的多个第一芯片331，与基板101相邻的第一芯片331作为底部芯片311，剩余的第一芯片331作为顶部芯片321，底部芯片311与基板101之间以及相邻第一芯片331之间电连接，顶部芯片321暴露部分底部芯片311；第二芯片501，键合于顶部芯片321露出的底部芯片311以及芯片组301侧部的键合面121上，第二芯片501、底部芯片311、顶部芯片321以及基板101之间电连接，第二芯片501与底部芯片311在平行于键合面121的投影面上的投影部分重叠。
[0023]基板101用于为实现芯片组301和第二芯片501的键合提供工艺操作基础，具体地，基板101的键合面121为工艺操作平台。
[0024]本实施例中，基板101包括基底111、以及位于基底111上的互连结构层201，互连结构层201本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装结构，其特征在于，包括：基板，包括键合面；芯片组，键合于所述键合面上，包括沿纵向堆叠的多个第一芯片，与所述基板相邻的第一芯片作为底部芯片，剩余的所述第一芯片作为顶部芯片，所述底部芯片与所述基板之间以及相邻所述第一芯片之间电连接，所述顶部芯片暴露部分所述底部芯片；第二芯片，键合于所述顶部芯片露出的所述底部芯片以及所述芯片组侧部的键合面上，所述第二芯片、底部芯片、顶部芯片以及所述基板之间电连接，所述第二芯片与所述底部芯片在平行于所述键合面的投影面上的投影部分重叠。2.如权利要求1所述的封装结构，其特征在于，所述键合面一侧的基板中形成有凹槽；所述底部芯片设置于所述凹槽中。3.如权利要求1所述的封装结构，其特征在于，所述顶部芯片露出的所述底部芯片中形成有第一互连结构，且所述第一互连结构与所述顶部芯片电连接；键合于所述底部芯片上的第二芯片与所述第一互连结构电连接。4.如权利要求1所述的封装结构，其特征在于，所述底部芯片中还形成有贯穿所述底部芯片的第二互连结构，所述基板、以及纵向上与所述底部芯片相邻的顶部芯片通过所述第二互连结构电连接。5.如权利要求1所述的封装结构，其特征在于，所述封装结构还包括：第一导电凸块，位于所述底部芯片与所述基板之间，且电连接所述底部芯片与所述基板；第二导电凸块，位于所述第二芯片与所述底部芯片之间以及所述第二芯片与所述基板之间，所述第二导电凸块电连接所述第二芯片与所述底部芯片、且电连接所述第二芯片与所述基板。6.如权利要求5所述的封装结构，其特征在于，所述封装结构还包括：密封层，位于所述底部芯片与基板以及所述第二芯片与基板之间，并填充于所述顶部芯片和第二芯片之间的间隙内、相邻所述第一导电凸块之间的间隙内以及相邻所述第二导电凸块之间的间隙内。7.如权利要求1所述的封装结构，其特征在于，所述芯片组的数量为多个；所述第二芯片与多个相邻的所述芯片组的底部芯片均部分重叠、并电连接。8.如权利要求1所述的封装结构，其特征在于，所述基板包括基底、以及位于所述基底上的互连结构层，所述互连结构层露出的表面为键合面；所述底部芯片与所述互连结构层电连接，所述第二芯片与所述互连结构层电连接。9.如权利要求1所述的封装结构，其特征在于，所述底部芯片为第一逻辑芯片，所述顶部芯片为存储芯片；所述第二芯片为第二逻辑芯片。10.如权利要求1所述的封装结构，其特征在于，所述封装结构还包括：塑封层，覆盖所述第一芯片的侧壁，且露出所述顶部芯片侧部的底部芯片。11.如权利要求1所述的封装结构，其特征在于，所述封装结构还包括：导热层，位于所述芯片组和第二芯片顶部。12.如权利要求1所述的封装结构，其特征在于，所述封装结构还包括：封装外壳，位于所述基板上且包封所述封装结构。13.一种封装方法，其特征在于，包括：提供基板，包括待键合面；
提供芯片组，所述芯片组包括沿纵向堆叠的多个第一芯片，位于所述芯片组最底部的第一芯片作为底部芯片，剩余的所述第一芯片作为顶部芯片，纵向上的相邻所述第一芯片之间电连接，所述顶部芯片暴露部分所述底部芯片；将所述芯片组键合于所述待键合面上，在所述芯片组中，所述底部芯片与所述待键合面相邻，所述底部芯片与所述基板电连接；提供第二芯片；将所述第二芯片键合于所述顶部芯片露出的所述底部芯片以及所述芯片组侧部的键合面上，所述第二芯片、底部芯片、顶部芯片以及基板之间电连接...

【专利技术属性】
技术研发人员：金吉松，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：