一种适用于AB类输出级的过流保护及检测电路制造技术

本发明专利技术公开一种适用于AB类输出级的过流保护及检测电路，属于集成电路领域，包括拉电流过流保护模块、灌电流保护模块和过流/短路检测模块。拉电流过流保护模块与AB类输出级连接，用于限制AB类输出级的拉电流，保护输出级PMOS功率管；灌电流过流保护模块与AB类输出级连接，用于限制AB类输出级的灌电流，保护输出级NMOS功率管；过流/短路检测模块同时与所述拉电流过流保护模块、所述灌电流过流保护模块连接，用于产生过流或短路信号；AB类输出级用于功率放大器最后一级，用于驱动大电流负载。本发明专利技术在电路发生过流或短路时均能及时限制负载电流，避免对电路的损坏，使电路更加安全与稳定。与稳定。与稳定。

【技术实现步骤摘要】
一种适用于AB类输出级的过流保护及检测电路


[0001]本专利技术涉及集成电路
，特别涉及一种适用于AB类输出级的过流保护及检测电路。

技术介绍

[0002]AB类放大器与A类放大器相比减小了静态功耗、提高了功率转换效率，与B类放大器相比失真更小。因此，大多功率放大器输出级采用AB类结构。以AB类作为输出级的功率放大器，常应用于如耳机驱动等音频电路，具有驱动大电流的特性。
[0003]一般来说，输出功率PMOS管的宽长比可达到10000倍。当放大器输出端短路到电源或地时，会产生大于1A的电流。这种大瞬态电流不仅会造成输出管的损坏，甚至还会导致整个电路系统的崩坏，因此过流检测和保护电路至关重要。
[0004]过流保护及检测电路的技术核心是感应电流。目前来说，感应电流有以下3种方式：1)在功率管上串行一个电阻，将电流的大小转化为电阻两端的压差；2)采用一个与功率管并行连接的采样MOS管(以一定比例缩小的)来感知电流；3)通过电流感应电阻和电流感应MOS管的结合来感知输出电流。
[0005]但是第一种方式不但损失了放大器的输出摆幅，而且由于电阻的温度相关特性，会导致电流限制值受工艺与温度影响；第二种方式虽然不会造成输出摆幅的减小，但采样电流与负载电流成正比，在大负载电流下，特别是对地或对电源短路时，静态电流将显著增大；第三种方式是第一种方式和第三种方式的结合，采用额外的并行MOS管感知电流，在该MOS管上串联一个电阻以减小静态电流，但电流限制值依旧不精确。为了避免这种情况，亟需一种过流保护及检测电路。

技术实现思路

[0006]本专利技术的目的在于提供一种适用于AB类输出级的过流保护及检测电路，以解决
技术介绍
中的问题。
[0007]为解决上述技术问题，本专利技术提供了一种适用于AB类输出级的过流保护及检测电路，包括拉电流过流保护模块、灌电流保护模块和过流/短路检测模块；
[0008]所述拉电流过流保护模块与AB类输出级连接，用于限制AB类输出级的拉电流，保护输出级PMOS功率管；
[0009]所述灌电流过流保护模块与AB类输出级连接，用于限制AB类输出级的灌电流，保护输出级NMOS功率管；
[0010]所述过流/短路检测模块同时与所述拉电流过流保护模块、所述灌电流过流保护模块连接，用于产生过流或短路信号；
[0011]所述AB类输出级用于功率放大器最后一级，用于驱动大电流负载。
[0012]在一种实施方式中，所述AB类输出级包括PMOS管MPP和NMOS管MNP；其中，
[0013]所述PMOS管MPP的源极接电源VDD，栅极和漏极均接所述拉电流过流保护模块；所
述NMOS管MNP的源极接地，栅极和漏极均接所述灌电流过流保护模块；
[0014]所述PMOS管MPP的漏极与所述NMOS管MNP的漏极连接，形成所述AB类输出级的VOUT输出端，该输出端VOUT能够外接负载电容与电阻，以驱动大电流。
[0015]在一种实施方式中，所述拉电流过流保护模块包括拉电流过流限制单元、拉电流折返电流限制单元以及拉电流检测单元；
[0016]所述拉电流过流限制单元同时与所述AB类输出级的VOUT输出端和所述PMOS管MPP的栅极连接，用于拉电流监控及过流限制；
[0017]所述拉电流折返电流限制单元同时与所述AB类输出级的VOUT输出端及拉电流过流限制单元的内部端口连接，用于限制VOUT输出端短路到地的电流；
[0018]所述拉电流检测单元同时与所述拉电流过流限制单元的内部端口及拉电流折返电流限制单元的内部端口连接，用于反向放大过流检测与短路到地检测信号；
[0019]其中所述拉电流过流保护模块的拉电流过流检测信号为VS1，短路到地检测信号为VS2；信号VS1是高电平为过流，信号VS2是高电平为短路。
[0020]在一种实施方式中，所述拉电流过流限制单元包括NMOS管MN1～MN5、PMOS管MP1～MP5和PMOS采样管MPR；
[0021]NMOS管MN1的栅极连接VOUT输出端，源极连接PMOS管MP1的源极，PMOS管MP1的栅极和漏极共同连接NMOS管MN2的源极；
[0022]PMOS管MP2的漏极同时连接NMOS管MN2的漏极和栅极，NMOS管MN2的源极接NMOS管MN3的漏极，
[0023]PMOS采样管MPR的栅极接PMOS管MPP的栅极，漏极接PMOS管MP3的源极，PMOS管MP3的栅极接PMOS管MP2的漏极，PMOS管MP3的漏极接NMOS管MN4的漏极；
[0024]PMOS管MP4的漏极同时接PMOS管MP5的栅极和NMOS管MN5的漏极，NMOS管MN5的栅极同时接NMOS管MN4的栅极和漏极；PMOS管MP5的漏极接PMOS管MPP的栅极；
[0025]NMOS管MN1的漏极、PMOS管MP2的源极、PMOS采样管MPR的源极、PMOS管MP4的源极、PMOS管MP5的源极均接电源VDD；NMOS管MN3～MN5的源极均接地。
[0026]在一种实施方式中，所述拉电流折返电流限制单元包括PMOS管MP6、NMOS管MN6和电阻R1；PMOS管MP6的源极和电阻R1的第一端均接电源VDD，PMOS管MP6的漏极接PMOS管MPP的栅极，栅极同时接电阻R1的第二端和NMOS管MN6的漏极，NMOS管MN6的栅极接PMOS管MP3的漏极，NMOS管MN6的源极接VOUT输出端。
[0027]在一种实施方式中，所述拉电流检测单元包括NMOS管MN7和MN8、PMOS管MP7和MP8；PMOS管MP7和MP8的源极均接电源VDD，NMOS管MN7和MN8的源极均接地；
[0028]PMOS管MP7的栅极接NMOS管MN5的漏极，漏极接信号VS1；PMOS管MP8的栅极接NMOS管MN6的漏极，漏极接信号VS2；
[0029]NMOS管MN7的栅极和漏极均接信号VS1；NMOS管MN8的栅极和漏极均接信号VS2。
[0030]在一种实施方式中，所述灌电流过流保护模块包括灌电流过流限制单元、灌电流折返电流限制单元以及灌电流检测单元；
[0031]所述灌电流过流限制单元同时与所述AB类输出级的VOUT输出端和所述NMOS管MNP的栅极连接，用于灌电流监控及过流限制；
[0032]所述灌电流折返电流限制单元同时与所述AB类输出级的VOUT输出端及灌电流过
流限制单元的内部端口连接，用于限制VOUT输出端短路到电源的电流；
[0033]所述灌电流检测单元同时与所述灌电流过流限制单元的内部端口及灌电流折返电流限制单元的内部端口连接，用于反向放大过流检测与短路到电源检测信号；
[0034]其中所述灌电流过流保护模块的灌电流过流检测信号为VS3，短路到电源检测信号为VS4；信号VS3是低电平为短路，信号VS4是低电平为短路。
[0035]在一种实施方式中，所述灌电流过流限制单元包括NM本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种适用于AB类输出级的过流保护及检测电路，其特征在于，包括拉电流过流保护模块、灌电流保护模块和过流/短路检测模块；所述拉电流过流保护模块与AB类输出级连接，用于限制AB类输出级的拉电流，保护输出级PMOS功率管；所述灌电流过流保护模块与AB类输出级连接，用于限制AB类输出级的灌电流，保护输出级NMOS功率管；所述过流/短路检测模块同时与所述拉电流过流保护模块、所述灌电流过流保护模块连接，用于产生过流或短路信号；所述AB类输出级用于功率放大器最后一级，用于驱动大电流负载。2.如权利要求1所述的适用于AB类输出级的过流保护及检测电路，其特征在于，所述AB类输出级包括PMOS管MPP和NMOS管MNP；其中，所述PMOS管MPP的源极接电源VDD，栅极和漏极均接所述拉电流过流保护模块；所述NMOS管MNP的源极接地，栅极和漏极均接所述灌电流过流保护模块；所述PMOS管MPP的漏极与所述NMOS管MNP的漏极连接，形成所述AB类输出级的VOUT输出端，该输出端VOUT能够外接负载电容与电阻，以驱动大电流。3.如权利要求2所述的适用于AB类输出级的过流保护及检测电路，其特征在于，所述拉电流过流保护模块包括拉电流过流限制单元、拉电流折返电流限制单元以及拉电流检测单元；所述拉电流过流限制单元同时与所述AB类输出级的VOUT输出端和所述PMOS管MPP的栅极连接，用于拉电流监控及过流限制；所述拉电流折返电流限制单元同时与所述AB类输出级的VOUT输出端及拉电流过流限制单元的内部端口连接，用于限制VOUT输出端短路到地的电流；所述拉电流检测单元同时与所述拉电流过流限制单元的内部端口及拉电流折返电流限制单元的内部端口连接，用于反向放大过流检测与短路到地检测信号；其中所述拉电流过流保护模块的拉电流过流检测信号为VS1，短路到地检测信号为VS2；信号VS1是高电平为过流，信号VS2是高电平为短路。4.如权利要求3所述的适用于AB类输出级的过流保护及检测电路，其特征在于，所述拉电流过流限制单元包括NMOS管MN1～MN5、PMOS管MP1～MP5和PMOS采样管MPR；NMOS管MN1的栅极连接VOUT输出端，源极连接PMOS管MP1的源极，PMOS管MP1的栅极和漏极共同连接NMOS管MN2的源极；PMOS管MP2的漏极同时连接NMOS管MN2的漏极和栅极，NMOS管MN2的源极接NMOS管MN3的漏极，PMOS采样管MPR的栅极接PMOS管MPP的栅极，漏极接PMOS管MP3的源极，PMOS管MP3的栅极接PMOS管MP2的漏极，PMOS管MP3的漏极接NMOS管MN4的漏极；PMOS管MP4的漏极同时接PMOS管MP5的栅极和NMOS管MN5的漏极，NMOS管MN5的栅极同时接NMOS管MN4的栅极和漏极；PMOS管MP5的漏极接PMOS管MPP的栅极；NMOS管MN1的漏极、PMOS管MP2的源极、PMOS采样管MPR的源极、PMOS管MP4的源极、PMOS管MP5的源极均接电源VDD；NMOS管MN3～MN5的源极均接地。5.如权利要求4所述的适用于AB类输出级的过流保护及检测电路，其特征在于，所述拉
电流折返电流限制单元包括PMOS管MP6、NMOS管MN6和电阻R1；PMOS管MP6的源极和电阻R1的第一端均接电源VDD，PMOS管MP6的漏极接PMOS管MPP的栅极，栅极同时接电阻R1的第二端和NMOS管MN6的漏极，NMOS管MN6的栅极接PMOS管MP3的漏极，NMOS管MN6的源极接VOUT输出端。6.如权利要求5所述的适用于AB类输出级的过流保护及检测电路，其特征在于，所述拉电流检测单元包括NMOS管MN7和MN8、PMOS管MP7和MP8；PMOS管MP7和MP8的源极均接电源VDD，NMOS管MN7和MN8的源极均接地；PMOS管MP7的栅极接NMOS管MN5的漏极，漏极接信号VS1；PMOS管MP8的栅极接NMOS管MN6的漏极，漏极接信号VS2；NMOS管MN7的栅极和漏极均接信...

【专利技术属性】
技术研发人员：徐叶，李珂，张子同，吴叶，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：