一种集成JFET结构的碳化硅MOSFET器件制造技术

本发明专利技术涉及一种集成JFET结构的碳化硅MOSFET器件，属于半导体技术领域。该器件包括衬底N+硅层、有源顶层硅、集成JFET和分裂栅槽形结构；所述衬底N+硅层下方设置有漏电极；所述有源顶层硅设置有N

【技术实现步骤摘要】
一种集成JFET结构的碳化硅MOSFET器件


[0001]本专利技术属于半导体
，涉及一种集成JFET结构的碳化硅MOSFET器件。

技术介绍

[0002]功率MOSFET(Metal
‑
Oxide
‑
Semiconductor Field Effect Transistor，金属
‑
氧化物
‑
半导体场效应晶体管)被广泛认为是电力系统的最佳选择之一，其中沟槽型(Trench)栅表现出较低的比导通电阻和较高的单元密度，正越来越多地应用于从电动汽车和可再生能源系统到工业自动化和航空航天的广泛应用中。类似常规的Trench MOSFET结构，非对称沟槽ATMOS(Asymmetric Trench Metal
‑
Oxide
‑
Semiconductor)是一种在碳化硅功率器件中比较新的结构设计，具有非常低的导通电阻和高的开关速度，其特点包括高输入阻抗、低驱动功率、优越的频率特性和良好的热稳定性等。ATMOS结构在沟槽形状和布局上存在着非对称性，可以有效降低开启电压，ATMOS器件的结构设计使其适用于高功率、高频率和高温环境下的电力电子应用。典型的常规ATMOS结构如图1所示。
[0003]该结构与常规ATMOS结构相比有许多性能优点：如更低的开启电压、更低的导通电阻、低栅漏电荷密度，从而有低的导通和开关损耗及快的开关速度。同时由于Trench MOSFET的沟道是垂直的，故可进一步提高其沟道密度，减小芯片尺寸。相关内容可见参考文献：Ta L B,Hobgood H M,Thomas R N.Evidence of the role of boron in undoped GaAs grown by liquid encapsulated Czochralski[J].Applied Physics Letters,1982,41(11):1091
‑
1093。非对称沟槽形结构，沟道是沿a晶面指向的，沟道具有最高的迁移率和最低的界面态密度，使得器件具有更低的导通电阻和更高的阈值电压稳定性。非对称沟槽采用深P阱半包围栅极沟槽，P阱在器件阻断状态时更好的保护栅氧底部及沟槽角的高电场。同时，P阱在表面和源电极金属连接，使器件具有更低的反馈电容。此外，相邻的P阱形成JFET区，有效降低了漏源饱和电流，从而提升了器件的短路可靠性。因此，这种结构有望在服务器、通信基站等开关电源以及电动汽车、铁路机车牵引和电网等领域大规模应用。相关内容可见参考文献：PETERSD,BASLER T,ZIPPELIUSB,et al.The New CoolSiC Trench MOSFET Technology for Low Gate Oxide Stress and High Performance[C].Proceedings of the PCIM Europe 2017；International Exhibition and Conference for Power Electronics,Intelligent Motion,Renewable Energy and Energy Management.Nuremberg,Germany:IEEE,2017:1
‑
7.

技术实现思路

[0004]有鉴于此，本专利技术的目的在于提供一种集成JFET结构的碳化硅MOSFET器件，用于进一步降低反向导通的开启电压，提升器件的各方面性能。较常规MOSFET结构，集成JFET的MOSFET，降低了开启电压，具有更低的导通电阻、低栅漏电荷密度，从而有低的导通和开关损耗及快的开关速度，同时在正向导通时，底部P阱将周围的电流扩展层耗尽，有效避免了器件的反向漏电流，具有和常规MOSFET同样优异正向导通的特性。
[0005]为达到上述目的，本专利技术提供如下技术方案：
[0006]一种集成JFET结构的碳化硅MOSFET器件，该器件包括衬底N+硅层1、有源顶层硅、集成JFET和分裂栅槽形结构；
[0007]所述有源顶层硅包含有N
‑
漂移区2、电流扩展层3、左侧P阱4、底部P阱6、P型基区5、P+源区7和左侧N+源区8；
[0008]所述N
‑
漂移区2设置于衬底N+硅层1上方；所述N
‑
漂移区2与衬底N+硅层1接触；所述电流扩展层3设置于N
‑
漂移区2上方；所述电流扩展层3与N
‑
漂移区2接触；所述电流扩展层3与左侧P阱4、P型基区5、栅氧化层11、底部P阱6、P+源区7和源电极10接触；所述电流扩展层3、左侧N+源区8、P型基区5、底部P阱6和P+源区7分别与分裂栅槽形结构接触；
[0009]所述集成JFET设置有P+源区7、JFET沟道14和底部P阱6；所述分裂栅槽形结构设置有栅氧化层11、栅电极9和嵌入式源电极10；所述栅氧化层11包围栅电极9并与电流扩展层3、左侧N+源区8、P型基区5、底部P阱6、嵌入式源电极10接触。
[0010]可选的，所述P+源区7、JFET沟道14和底部P阱6形成集成JFET结构；所述P+源区7、电流扩展层3、底部P阱6和嵌入式源电极10接触。
[0011]可选的，所述分裂栅槽形结构设置有栅氧化层11、栅电极9和嵌入式源电极10；
[0012]所述栅氧化层11包围栅电极9并与电流扩展层3、左侧N+源区8、P型基区5、底部P阱6、嵌入式源电极10接触；所述嵌入式源电极10和P+源区7、JFET沟道14、底部P阱6接触；所述左侧P阱5、左侧N+源区6、栅氧化层11、嵌入式源电极10、P+源区4与源电极15接触；所述源电极15、嵌入式源电极10与栅氧化层同时接触。
[0013]可选的，所述有源顶层硅和衬底N+硅层1均为SiC半导体材料。
[0014]本专利技术的有益效果在于：本专利技术在常规的MOSFET器件基础上，加入集成JFET和分裂栅槽形结构，在正向导通时，底部P阱将周围电流扩展层完全耗尽，所以JFET通道在正向导通时是常关的。此外，嵌入式源极与电流扩展层直接接触。由于较小的势垒，该路径的开启电压低于PN体二极管。因此，本征体二极管被完全灭活并且双极性退化被消除。同时，通过使用分裂栅沟槽结构，降低了栅极到漏极电荷和开关损耗。
[0015]本专利技术的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本专利技术的实践中得到教导。本专利技术的目标和其他优点可以通过下面的说明书来实现和获得。
附图说明
[0016]为了使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术作优选的详细描述，其中：
[0017]图1为常规非对称碳化硅MOSFET器件结构示意图；
[0018]图2为本专利技术所述的一种集成JFET结构的碳化硅MO本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成JFET结构的碳化硅MOSFET器件，其特征在于：该器件包括衬底N+硅层(1)、有源顶层硅、集成JFET和分裂栅槽形结构；所述有源顶层硅包含有N
‑
漂移区(2)、电流扩展层(3)、左侧P阱(4)、底部P阱(6)、P型基区(5)、P+源区(7)和左侧N+源区(8)；所述N
‑
漂移区(2)设置于衬底N+硅层(1)上方；所述N
‑
漂移区(2)与衬底N+硅层(1)接触；所述电流扩展层(3)设置于N
‑
漂移区(2)上方；所述电流扩展层(3)与N
‑
漂移区(2)接触；所述电流扩展层(3)与左侧P阱(4)、P型基区(5)、栅氧化层(11)、底部P阱(6)、P+源区(7)和源电极(10)接触；所述电流扩展层(3)、左侧N+源区(8)、P型基区(5)、底部P阱(6)和P+源区(7)分别与分裂栅槽形结构接触；所述集成JFET设置有P+源区(7)、JFET沟道(14)和底部P阱(6)；所述分裂栅槽形结构设置有栅氧化层(11)、栅电极(9)和嵌入式源电极(10)；所述栅氧化层(11)包围栅电极(9)并与电流扩展层(...

【专利技术属性】
技术研发人员：马荣耀，于毅仁，王若愚，刘涛，陶梦玲，王智宇，胡盛东，黄智勇，
申请(专利权)人：重庆大学，
类型：发明
国别省市：