应用于差分输入的极性自控宽带大幅度制造技术

本发明专利技术公开了一种应用于差分输入的极性自控宽带大幅度

【技术实现步骤摘要】
应用于差分输入的极性自控宽带大幅度dither结构


[0001]本专利技术属于模数转换领域，具体涉及一种应用于差分输入的极性自控宽带大幅度
dither
结构
。

技术介绍

[0002]Dither(
中文译为“抖动”)
技术在模拟数字转换器
(
简称
ADC)
中的应用是指，在
ADC
的输入信号中加入一种抖动噪声，这种抖动噪声相对于输入信号是随机变化的，在
AD
转换
(
即模数转换
)
过程中加入
dither
可以提高
ADC
的动态性能，减少信号带外噪声
。dither
技术按照不同的特点可分为不同的几种类型，从
dither
的幅度上可以分为小幅度
dither
和大幅度
dither
，从所加入
dither
噪声的带宽上可以分为宽带
dither
和窄带
dither。
[0003]针对现有的
dither
方案，图1是宽带大幅度
dither
技术的基本结构
。
首先由伪随机
(PN)
码生成器生成伪随机数，之后由数模转换器
(DAC)
将生成的伪随机数转换为模拟信号并与模拟输入信号相加，由
ADC
对相加后的信号进行量化，将量化得到的结果减去之前生成的伪随机数以去除噪声的影响，得到最终的量化结果
。
通过这样的流程实现了宽带大幅度
dither
技术的功能，即能够减少发生相干采样时产生的谐波
、
减小量化误差
、
随机化量化噪声
、
在宏观上平均微分非线性
、
提高
ADC
的无杂散动态范围等
。
但由于模拟输入信号的幅度不确定，因此该结构所加入的
dither
信号的幅度不能过大，否则很容易造成信号的溢出，即输入信号与
dither
信号相加后总的信号幅度超过量化范围，使得最终输入信号的幅度超出量化范围，从而影响到输入信号的动态范围，导致量化错误
。
现在常见的一种幅度自适应方法需要用到高速比较器对输入信号的最大值和最小值幅度进行检测，会增大设计复杂度
。
同时，该结构要求
DAC
要具有和
ADC
相同的量化位数，相当于在
ADC
内部集成一个相同分辨率的
DAC
，当
ADC
具有很高的量化位数时，会大幅提高系统设计与实现的复杂度
。
[0004]图2是一种常见的改进型宽带大幅度
dither
技术的基本结构，表示存储型
dither。
其一方面增加了电压转换模块，使得转换伪随机数的
DAC
不再需要与
ADC
保持相同的位数，大大降低了设计与实现的复杂度；第二方面，其增加了码表和计数器模块，在
ADC
复位的前数个时钟周期内，通过计数器控制开关截断模拟信号，使得输入信号不能进入
ADC
中，此时
PN
码生成器产生的全部随机数经过
DAC
和
ADC
进行量化，量化得到的码字与
PN
序列码进行一一对应，建立码表，进行存储
。
在码表建立完成后，计数器再控制
ADC
对加入
dither
后的输入信号进行量化，通过查找码表，将
ADC
量化结果与
dither
噪声对应的码字相减得到输入信号的码字
。
该结构在保证准确性的前提下，能够快速完成减法，提高了整个流程的速度；第三方面，其针对
PN
序列的生成，使用了乘同余法与斐波那契数列结合的方法，相比于传统的乘同余法以及使用移位寄存器的方法，克服了高维的不均匀性与短周期性，提高了随机数列的质量
。
但为了降低运算的复杂度，该结构选取了斐波那契数列典型参数值中较小的几个值，但
dither
的幅度值
(
通常为数十
)
可能会小于这个典型值，这就导致最终生成的随机数列在序列长度较短时前几项仍然存在较强的重复性，因此当需要生成的序列长度较短时，整体良好的随机性就会因此受到破坏，降低了此时随机数列的质量削弱了整体良好的随机
性；另外，该结构仅有一组序列输出，无法直接应用于差分输入的
ADC
，如果要应用于差分输入的
ADC
，直接增加一组
PN
码生成器会增大电路的整体面积，并且会提高运算复杂度
。

技术实现思路

[0005]为了解决现有技术中存在的上述问题，本专利技术提供了一种应用于差分输入的极性自控宽带大幅度
dither
结构
。
本专利技术要解决的技术问题通过以下技术方案实现：
[0006]一种应用于差分输入的极性自控宽带大幅度
dither
结构，包括：
[0007]计数器，用于在查找表建立完成后，控制开关接收差分输入模拟信号；
[0008]两个过零比较器，用于分别接收一路差分输入模拟信号，进行过零比较后生成对应的控制信号输入改进的
PN
码生成器；
[0009]改进的
PN
码生成器，用于利用改进的随机数生成公式生成一个随机数，将生成的该随机数进行逻辑处理变为两个随机数，并根据输入的两个控制信号对所述两个随机数的最高位进行处理，得到与差分
ADC
的输入分别对应的
、
极性自控后的两个目标随机数；其中，所述改进的随机数生成公式利用乘同余法产生初始随机数，利用延时的斐波那契序列算法产生初始随机数之后的随机数；
[0010]DAC
，用于接收所述目标随机数并生成对应的模拟信号；
[0011]寄存器，用于缓存所述
DAC
输出的模拟信号；
[0012]两个加法器，用于分别接收所述寄存器输出的一路模拟信号，并与对应一路的差分输入模拟信号相加，得到对应的加和模拟信号输入差分
ADC
；
[0013]差分
ADC
，用于对输入的两路加和模拟信号进行量化，得到差分
ADC
量化码字；
[0014]查找表模块，用于接收所述目标随机数，在预先构建的查找表中确定对应的量化码字；
[0015]延迟模块，用于将查找表中确定的量化码字进行延时；
[0016]减法器，用于将所述差分本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种应用于差分输入的极性自控宽带大幅度
dither
结构，其特征在于，包括：计数器，用于在查找表建立完成后，控制开关接收差分输入模拟信号；两个过零比较器，用于分别接收一路差分输入模拟信号，进行过零比较后生成对应的控制信号输入改进的
PN
码生成器；改进的
PN
码生成器，用于利用改进的随机数生成公式生成一个随机数，将生成的该随机数进行逻辑处理变为两个随机数，并根据输入的两个控制信号对所述两个随机数的最高位进行处理，得到与差分
ADC
的输入分别对应的
、
极性自控后的两个目标随机数；其中，所述改进的随机数生成公式利用乘同余法产生初始随机数，利用延时的斐波那契序列算法产生初始随机数之后的随机数；
DAC
，用于接收所述目标随机数并生成对应的模拟信号；寄存器，用于缓存所述
DAC
输出的模拟信号；两个加法器，用于分别接收所述寄存器输出的一路模拟信号，并与对应一路的差分输入模拟信号相加，得到对应的加和模拟信号输入差分
ADC
；差分
ADC
，用于对输入的两路加和模拟信号进行量化，得到差分
ADC
量化码字；查找表模块，用于接收所述目标随机数，在预先构建的查找表中确定对应的量化码字；延迟模块，用于将查找表中确定的量化码字进行延时；减法器，用于将所述差分
ADC
量化码字与所述延迟模块输出的量化码字相减，得到最终的输出码字
。2.
根据权利要求1所述的应用于差分输入的极性自控宽带大幅度
dither
结构，其特征在于，所述查找表的构建过程，包括：在所述差分
ADC
复位前，通过所述计数器控制开关截断差分输入模拟信号；控制所述改进的
PN
码生成器产生包含所有随机数可能性的阶梯信号；基于所述
DAC
和所述差分
ADC
对所述阶梯信号进行处理，输出量化得到的码字；根据所述量化得到的码字与对应的数字码的映射关系构建查找表并进行存储
。3.
根据权利要求1所述的应用于差分输入的极性自控宽带大幅度
dither
结构，其特征在于，所述改进的随机数生成公式，包括：其中，
X
i+1
为随机数序列中的第
i+1
个随机数；
mod
为求余函数；
M
为
dither
的幅度值，取质数；
a1～
a
k
为参数
a
的不同取值，
a
为与
M
互质的质数；
(q
，
p)
为斐波那契数列中的参数值；当
M≤p
时，
k>1。4.
根据权利要求3所述的应用于差分输入的极性自控宽带大幅度
dither
结构，其特征在于，所述将生成的该随机数进行逻辑处理变为两个随机数，包括：基于
M
与该随机数的数学逻辑计算，得到与该随机数对应的另一个随机数
。
5.
根据权利要求4所述的应用于差分输入的极性自控宽带大幅度
dither
结构，其特征在于，所述基于
M
与该随机数的数...

【专利技术属性】
技术研发人员：包军林，汤华莲，杨润飞，张天啸，张丽，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：