功率放大电路以及射频模组制造技术

本申请公开了一种功率放大电路以及射频模组。功率放大电路包括M个晶体管和N条平衡支路。M个晶体管对应的M个输入端连接于信号输入端；M个晶体管对应的M个输出端连接于信号输出端。平衡支路连接在任意两个晶体管对应的两个输入端之间。当某个晶体管获取到的射频信号过大时，该射频信号可以通过平衡支路流向另一个晶体管。此时，平衡支路可以起到对过大的射频信号进行分流的作用，进而使得输入连接有平衡支路的两个晶体管的射频信号大致相等，避免了某个晶体管获取到的射频信号过大而导致器件性能不均衡甚至晶体管烧毁的情况发生，保证了当某个晶体管获取到的射频信号过大时功率放大电路能够正常工作，进而保证了功率放大电路的最佳性能。的最佳性能。的最佳性能。

【技术实现步骤摘要】
功率放大电路以及射频模组


[0001]本申请涉及射频
，更具体地，涉及一种功率放大电路以及射频模组。

技术介绍

[0002]研发人员在设计功率放大器时，若是遇到单个晶体管的额定功率不能满足功率设计需求时，通常会采用多个晶体管并联的电路架构以实现功率放大器所需的目标功率。
[0003]然而在采用多个晶体管并联结构的功率放大器时，输入的射频信号到达每个晶体管的路径长度可能存在不一致的问题，进而导致输入每个晶体管的射频信号的大小也各不相同。因此，在某个晶体管获取到的射频信号较大时，该晶体管进入超负荷工作状态，超负荷工作状态下的晶体管的器件性能会发生一定恶化(例如，晶体管无法达到额定的放大功率)。此外，若是晶体管长时间处于超负荷工作状态，则有可能造成晶体管的烧毁，进而影响功率放大器的整体放大功率。

技术实现思路

[0004]本申请实施例提供一种功率放大电路以及射频模组。
[0005]根据本申请的第一方面，本申请实施例提供一种功率放大电路，其中，功率放大电路具有信号输入端和信号输出端，该功率放大电路包括M个晶体管以及N条平衡支路。M个晶体管对应的M个输入端连接于信号输入端；M个晶体管对应的M个输出端连接于信号输出端；M为整数且M大于或等于2。平衡支路连接在任意两个晶体管对应的两个输入端之间，N为整数且N大于或等于1。
[0006]其中，在一些可选实施例中，M个晶体管包括第一晶体管和第二晶体管，N条平衡支路包括第一平衡支路，第一平衡支路连接在第一晶体管的输入端和第二晶体管的输入端之间。功率放大电路还包括第一电容和第二电容；第一晶体管的输入端通过第一电容连接于信号输入端，第二晶体管的输入端通过第二电容连接于信号输入端。
[0007]其中，在一些可选实施例中，第一平衡支路包括导线，导线的一端连接于第一晶体管和第一电容之间的公共端；导线的另一端连接于第二晶体管和第二电容之间的公共端。
[0008]其中，在一些可选实施例中，第一平衡支路包括第三电容，第三电容的一端连接于第一晶体管和第一电容之间的公共端；第三电容的另一端连接于第二晶体管和第二电容之间的公共端。
[0009]其中，在一些可选实施例中，第一平衡支路包括第四电容，第四电容的一端连接于信号输入端和第一电容之间的支路；第四电容的另一端连接于信号输入端和第二电容之间的支路。
[0010]其中，在一些可选实施例中，输入第一晶体管的信号为第一射频信号，输入第二晶体管的信号为第二射频信号，第一射频信号的第一幅值和第二射频信号的第二幅值之间的比值小于或等于0.9，或第二射频信号的第二幅值和第一射频信号的第一幅值之间的比值小于或等于0.9。
[0011]其中，在一些可选实施例中，N等于M减1，M个晶体管的输入端均连接有平衡支路。
[0012]其中，在一些可选实施例中，晶体管为异质结双极型晶体管，异质结双极型晶体管的基极为晶体管的输入端，集电极为晶体管的输出端，发射极接地。
[0013]其中，在一些可选实施例中，晶体管为金属氧化物半导体场效应晶体管，金属氧化物半导体场效应晶体管的栅极为晶体管的输入端，源极为晶体管的输出端，漏极接地。
[0014]根据本申请的第二方面，本申请实施例提供一种射频模组，该射频模组包括上述的功率放大电路。
[0015]本申请提供了一种功率放大电路以及射频模组，该功率放大电路包括M个晶体管和N条平衡支路。其中，M个晶体管对应的M个输入端连接于信号输入端，M个晶体管对应的M个输出端连接于信号输出端，也即，M个晶体管相并联。平衡支路连接在任意两个晶体管对应的两个输入端之间。因此，当某个晶体管获取到的射频信号过大时，该射频信号可以通过平衡支路流向另一个晶体管。此时，平衡支路可以起到对过大的射频信号进行分流的作用，进而使得输入连接有平衡支路的两个晶体管的射频信号大致相等，避免了某个晶体管获取到的射频信号过大而导致器件性能不均衡甚至晶体管烧毁的情况发生，保证了当某个晶体管获取到的射频信号过大时功率放大电路能够正常工作，进而保证了功率放大电路的最佳性能。
附图说明
[0016]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0017]图1是本申请实施例提供的射频模组的结构示意图。
[0018]图2是图1中功率放大电路的第一种结构示意图。
[0019]图3是图1中功率放大电路的第二种结构示意图。
[0020]图4是图1中功率放大电路的第三种结构示意图。
[0021]图5是图1中功率放大电路的第四种结构示意图。
[0022]图6是图1中功率放大电路的第五种结构示意图。
[0023]图7是图1中功率放大电路的第六种结构示意图。
[0024]图8是图1中功率放大电路的第七种结构示意图。
[0025]图9是图1中功率放大电路的第八种结构示意图。
具体实施方式
[0026]为了使本
的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0027]请参阅图1和图2，本申请实施例提供了一种功率放大电路100以及配置有该功率放大电路100的射频模组200。其中，射频模组200是一种将射频开关、低噪声放大器、滤波
器、双工器、功率放大器等两种或者两种以上的分立器件集成为一个独立模组的元件，从而提高集成度和硬件性能，并使体积小型化。具体地，射频模组200可以应用于智能手机、平板电脑、智能手表等4G、5G通信设备。
[0028]在本实施例中，射频模组200包括有功率放大电路100，该功率放大电路100具有信号输入端10和信号输出端20。其中，功率放大电路100可以包括M个晶体管120以及N条平衡支路140。M个晶体管120对应的M个输入端1200连接于信号输入端10；M个晶体管120对应的M个输出端1210连接于信号输出端20，M为整数且M大于或等于2。也即，本实施例中的M个晶体管120彼此并联。这里需要说明的是，在功率放大电路100为多级功率放大电路的情况下，M个晶体管120构成多级功率放大电路中的其中一级放大电路。例如，在功率放大电路100为两级功率放大电路的情况下，M个晶体管120可以构成两级功率放大电路中的第一级放大电路，也可以构成两级功率放大电路中的第二级放大电路。平衡支路140连接在任意两个晶体管120对应的两个输入端1200之间，N为整数且N大于或等于1。
[0029]因此，当功率放大电路100中的某个晶体管120获取到的射频信号过大时，该射频信号可以本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种功率放大电路，其特征在于，具有信号输入端和信号输出端，所述功率放大电路包括：M个晶体管，M个所述晶体管对应的M个输入端连接于所述信号输入端；M个所述晶体管对应的M个输出端连接于所述信号输出端；所述M为整数且所述M大于或等于2；以及N条平衡支路，所述平衡支路连接在任意两个所述晶体管对应的两个输入端之间，所述N为整数且所述N大于或等于1。2.根据权利要求1所述的功率放大电路，其特征在于，M个所述晶体管包括第一晶体管和第二晶体管，N条平衡支路包括第一平衡支路，所述第一平衡支路连接在所述第一晶体管的输入端和所述第二晶体管的输入端之间；所述功率放大电路还包括第一电容和第二电容；所述第一晶体管的输入端通过所述第一电容连接于所述信号输入端，所述第二晶体管的输入端通过所述第二电容连接于所述信号输入端。3.根据权利要求2所述的功率放大电路，其特征在于，所述第一平衡支路包括导线，所述导线的一端连接于所述第一晶体管和所述第一电容之间的公共端；所述导线的另一端连接于所述第二晶体管和所述第二电容之间的公共端。4.根据权利要求2所述的功率放大电路，其特征在于，所述第一平衡支路包括第三电容，所述第三电容的一端连接于所述第一晶体管和所述第一电容之间的公共端；所述第三电容的另一端连接于所述第二晶体管和所述第二电容之间的公共端。5.根...

【专利技术属性】
技术研发人员：赖晓蕾，饶雪琴，曹原，倪建兴，
申请(专利权)人：锐石创芯深圳科技股份有限公司，
类型：新型
国别省市：