阵列基板及显示面板制造技术

本申请提供一种阵列基板及显示面板，涉及显示技术领域，其中，该阵列基板包括显示区和位于显示区外围的非显示区；显示区包括多条沿行方向延伸的栅极线以及在行方向上间隔排布的多个栅极传输线组；每个栅极传输线组包括多条沿列方向延伸的栅极传输线；非显示区包括栅极驱动电路，栅极驱动电路在列方向上与各栅极线并列排布；栅极传输线与栅极线一一对应，每条栅极线通过对应的栅极传输线与栅极驱动电路电连接。本申请提供的技术方案可以减小LCD的边框。的边框。的边框。

【技术实现步骤摘要】
阵列基板及显示面板


[0001]本申请涉及显示
，尤其涉及一种阵列基板及显示面板。

技术介绍

[0002]随着液晶显示技术的不断成熟，液晶面板（Liquid Crystal Display，LCD）已广泛应用于各个领域。
[0003]目前，LCD中普遍采用较少栅极驱动电路技术（Gate Driver Less，GD）将LCD的栅极线的栅极驱动电路制作在阵列基板上，以降低生产成本。
[0004]但是目前的栅极驱动电路设计，会在LCD的左右两侧占用较多的空间进行布线，使LCD难以实现窄边框化。

技术实现思路

[0005]有鉴于此，本申请提供一种阵列基板及显示面板，用于减小LCD的边框。
[0006]为了实现上述目的，第一方面，本申请实施例提供一种阵列基板，该阵列基板包括显示区和位于所述显示区外围的非显示区；所述显示区包括多条沿行方向延伸的栅极线以及在行方向上间隔排布的多个栅极传输线组；每个所述栅极传输线组包括多条沿列方向延伸的栅极传输线；所述非显示区包括栅极驱动电路，所述栅极驱动电路在列方向上与各所述栅极线并列排布；所述栅极传输线与所述栅极线一一对应，每条所述栅极线通过对应的栅极传输线与所述栅极驱动电路电连接。
[0007]在第一方面的一种可能的实施方式中，所述显示区包括阵列排布的多个子像素和沿列方向延伸的多条数据线，所述数据线和所述栅极传输线组在行方向上交替排布，相邻的数据线与栅极传输线组之间间隔至少一列子像素。
[0008]在第一方面的一种可能的实施方式中，列方向上，多种颜色的子像素交替排布，位于同一行的子像素的颜色相同；每行子像素在列方向上的两侧分别对应一条栅极线，各行子像素对应的栅极线均不相同；各所述子像素被所述栅极线和所述数据线划分为阵列排布的多个子像素组，每个子像素组包括沿行方向排布的两个子像素；每个子像素与相邻的一条栅极线连接，同一子像素组的两个子像素连接的栅极线不同；各所述数据线中第一数据线和第二数据线交替排布，所述第一数据线和所述第二数据线的数据电压极性相反。
[0009]在第一方面的一种可能的实施方式中，每个子像素组连接相邻的第一数据线或第二数据线，同一子像素组中的子像素连接同一数据线；在列方向上，相邻的子像素组连接不同的数据线；在行方向上，相邻的子像素组连接的数据线的数据电压极性相反。
[0010]在第一方面的一种可能的实施方式中，各所述子像素形成阵列排布的多个像素
组，每个像素组包括沿列方向排布的三个颜色不同的子像素；所述多个像素组包括多个第一像素组和多个第二像素组，所述第一像素组和所述第二像素组在列方向和行方向上均交替排布；在第一方面的一种可能的实施方式中，每个像素组连接与其相邻的数据线；所述第一像素组中的子像素均连接对应的奇数行栅极线，所述第二像素组中的子像素均连接对应的偶数行栅极线。
[0011]在第一方面的一种可能的实施方式中，所述栅极传输线和所述数据线位于同一金属层。
[0012]在第一方面的一种可能的实施方式中，所述非显示区还包括源极驱动电路，所述栅极驱动电路与所述源极驱动电路集成在同一芯片中。
[0013]在第一方面的一种可能的实施方式中，各所述栅极传输线的一端与所述栅极驱动电路电连接，另一端均沿所述列方向延伸至所述显示区的边缘。
[0014]第二方面，本申请实施例提供一种显示面板，该显示面板包括第一方面或第一方面任一种可能的实施方式所述的阵列基板，与所述阵列基板相对设置的对向基板，以及位于所述阵列基板和所述对向基板之间的显示介质层。
[0015]本申请实施例提供的阵列基板包括显示区和位于显示区外围的非显示区，通过在显示区设置多条沿行方向延伸的栅极线以及在行方向上间隔排布的多个栅极传输线组，每个栅极传输线组包括多条沿列方向延伸的栅极传输线，栅极传输线与栅极线一一对应，每条栅极线通过对应的栅极传输线与非显示区中的栅极驱动电路电连接，这样可以使得栅极驱动电路通过栅极传输线向栅极线传输扫描信号；将栅极驱动电路在列方向上与各栅极线并列排布，这样可以减小LCD非显示区在行方向上的面积。通过上述实施方式，可以无需在阵列基板的行方向设置栅极驱动电路，从而减小LED行方向的边框，实现LCD的窄边框化。
附图说明
[0016]图1为本申请实施例提供的第一种阵列基板的结构示意图；图2为本申请实施例提供的第二种阵列基板的结构示意图；图3为本申请实施例提供的第三种阵列基板的结构示意图；图4为本申请实施例提供的一种显示画面的示意图；图5为本申请实施例提供的第四种阵列基板的结构示意图；图6为本申请实施例提供的显示面板的结构示意图。
[0017]附图标记说明：1
‑
阵列基板；2
‑
对向基板；3
‑
显示介质层；AA
‑
显示区；NA
‑
非显示区；G
‑
栅极线；GL
‑
栅极传输线组；D
‑
数据线。
具体实施方式
[0018]下面结合本申请实施例中的附图对本申请实施例进行描述。本申请实施例的实施方式部分使用的术语仅用于对本申请的具体实施例进行解释，而非旨在限定本申请。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再
赘述。
[0019]图1为本申请实施例提供的第一种阵列基板的结构示意图，如图1所示，本申请实施例提供的阵列基板可以包括显示区AA和位于显示区AA外围的非显示区NA，其中，显示区AA可以包括多条沿行方向延伸的栅极线G以及在行方向上间隔排布的多个栅极传输线组GL，每个栅极传输线组GL可以包括多条沿列方向延伸的栅极传输线。非显示区NA可以包括栅极驱动电路（图中未示出）。
[0020]栅极传输线与栅极线G一一对应，每条栅极线G通过对应的栅极传输线与栅极驱动电路电连接。
[0021]栅极驱动电路在按照时序输出扫描信号时，每条栅极线G可以通过对应的栅极传输线接收到扫描信号。本申请实施例以栅极线G从上到下逐行扫描为例进行示例性说明。
[0022]其中，栅极传输线可以和数据线D位于同一金属层，从而可以简化工艺。可以理解的是，栅极传输线和数据线D也可以不位于同一金属层，本申请对此并不做特别限定。
[0023]示例性的，在阵列基板中，栅极驱动电路可以设置在列方向上的一端的非显示区NA中，在列方向上与各栅极线G并列排布，这样可以无需在阵列基板两侧设置栅极驱动电路，从而减小LCD在行方向上的非显示区NA的面积，进而可以减小LCD的边框。
[0024]非显示区NA还可以包括源极驱动电路（图中未示出），数据驱动电路可以向多条数据线D提供数据电压，以驱动多条数据线D。
[0025]在一种可能的实现方式中，源极驱动电路和栅极驱动电路均可以在列方向上与各栅极线G并列排布。在另一种可能的实现方式中，还可以将栅极驱动电路与源极驱动电路集成在同一芯片中，例如可以集成在同一覆晶薄膜本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：显示区和位于所述显示区外围的非显示区；所述显示区包括多条沿行方向延伸的栅极线以及在行方向上间隔排布的多个栅极传输线组；每个所述栅极传输线组包括多条沿列方向延伸的栅极传输线；所述非显示区包括栅极驱动电路，所述栅极驱动电路在列方向上与各所述栅极线并列排布；所述栅极传输线与所述栅极线一一对应，每条所述栅极线通过对应的栅极传输线与所述栅极驱动电路电连接。2.根据权利要求1所述的阵列基板，其特征在于，所述显示区还包括阵列排布的多个子像素和沿列方向延伸的多条数据线，所述数据线和所述栅极传输线组在行方向上交替排布，相邻的数据线与栅极传输线组之间间隔至少一列子像素。3.根据权利要求2所述的阵列基板，其特征在于，列方向上，多种颜色的子像素交替排布，位于同一行的子像素的颜色相同；每行子像素在列方向上的两侧分别对应一条栅极线，各行子像素对应的栅极线均不相同；各所述子像素被所述栅极线和所述数据线划分为阵列排布的多个子像素组，每个子像素组包括沿行方向排布的两个子像素；每个子像素与相邻的一条栅极线连接，同一子像素组的两个子像素连接的栅极线不同；各所述数据线中第一数据线和第二数据线交替排布，所述第一数据线和所述第二数据线的数据电压极性相反。4.根据权利要求3所述的阵列基板，其特征在于，每个子像素组连接相邻的第一数据线或第二数据线，同...

【专利技术属性】
技术研发人员：杨艳娜，叶利丹，
申请(专利权)人：惠科股份有限公司，
类型：发明
国别省市：