半导体结构的制作方法及半导体结构技术

本公开提出一种半导体结构的制作方法及半导体结构，该方法包括：提供衬底，衬底具有有源区，衬底表面形成有用于位线结构与有源区连接的凹槽或孔洞；形成保护层，保护层覆盖凹槽或孔洞的底部和侧壁；去除位于凹槽或孔洞的底部的保护层；酸洗去除暴露于凹槽或孔洞的底部的有源区表面的天然氧化物，酸洗后凹槽或孔洞的侧壁保留有部分保护层；形成位线结构。本公开的方法利用凹槽或孔洞的侧壁保留的部分保护层，保护凹槽或孔洞的侧壁、内侧的浅沟槽隔离结构在酸洗步骤中不会被侵蚀，以此保证后续制程中形成的接触结构与有源区的有效接触，提升半导体结构的器件性能，同时还能改善或避免孔隙产生以及漏电流情况的发生。孔隙产生以及漏电流情况的发生。孔隙产生以及漏电流情况的发生。

【技术实现步骤摘要】
半导体结构的制作方法及半导体结构


[0001]本公开涉及半导体
，尤其涉及一种半导体结构的制作方法及半导体结构。

技术介绍

[0002]现有的存储器器件制程中，在刻蚀位线接触结构的步骤之后且在沉积多晶硅的步骤之前，为了降低多晶硅与有源区(AA)的接触电阻，需要进行一系列的酸洗等工艺，以去除裸露的有源区表面形成的天然氧化物(native oxide)，然后再进行沉积多晶硅的步骤。然而，在上述现有工艺中，酸洗液在清除天然氧化物的同时，会向侧面侵蚀有源区旁边的浅沟槽隔离结构(shallow trench isolation，STI)的氧化物(Oxide)，且在位线接触结构对准偏移的时候同时会侵蚀有源区，从而导致后续步骤中形成的接触结构(NC contact)与有源区的接触效果不佳。

技术实现思路

[0003]本公开的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种半导体结构及其制作方法。
[0004]根据本公开的一个方面，提供一种半导体结构的制作方法，包括：提供衬底，所述衬底具有有源区，所述衬底表面形成有用于位线结构与有源区连接的凹槽或孔洞；形成保护层，所述保护层覆盖所述凹槽或孔洞的底部和侧壁；去除位于所述凹槽或孔洞的底部的保护层；酸洗去除暴露于所述凹槽或孔洞的底部的有源区表面的天然氧化物，酸洗后所述凹槽或孔洞的侧壁保留有部分保护层；形成位线结构。
[0005]根据本公开的其中一个实施方式，所述保护层的材质为非掺杂多晶硅或氮化硅。
[0006]根据本公开的其中一个实施方式，所述形成保护层的步骤中，所述保护层的厚度为5nm～15nm。
[0007]根据本公开的其中一个实施方式，酸洗后所述凹槽或孔洞的侧壁保留的所述保护层的厚度为3nm～9nm。
[0008]根据本公开的其中一个实施方式，所述酸洗去除暴露于所述凹槽或孔洞的底部的有源区表面的天然氧化物的步骤，包括：利用酸洗液清洗暴露于所述凹槽或孔洞的底部的有源区表面，并对暴露于所述凹槽或孔洞的底部的有源区表面进行等离子体表面处理。
[0009]根据本公开的其中一个实施方式，所述衬底表面形成有依次层叠的第一接触材料层和牺牲层，形成的所述保护层覆盖所述凹槽或孔洞的底部和侧壁、以及所述牺牲层，所述去除位于所述凹槽或孔洞的底部的保护层的步骤，还包括：同时去除位于所述牺牲层顶部的保护层。
[0010]根据本公开的其中一个实施方式，所述形成位线结构的步骤，包括：形成第二接触材料层，所述第二接触材料层覆盖所述保护层及所述牺牲层，并填充所述凹槽或孔洞；去除所述牺牲层、形成于所述牺牲层侧壁的保护层和部分所述第二接触材料层，剩余的所述第
二接触材料层、剩余的所述保护层和所述第一接触材料层形成位线接触层；在所述位线接触层的表面依次形成位线阻挡层、位线导电层和第一隔离层；刻蚀去除部分所述位线接触层、所述位线阻挡层、所述位线导电层和所述第一隔离层，形成位于所述衬底表面的多个墙结构；形成第二隔离层，所述第二隔离层覆盖所述墙结构和所述衬底，所述第二隔离层与所述第一隔离层形成位线隔离层，所述位线隔离层、所述位线导电层、所述位线阻挡层和所述位线接触层形成所述位线结构。
[0011]根据本公开的其中一个实施方式，形成第二隔离层的方法包括：在所述墙结构和所述衬底的表面形成氮化硅层；或者，在所述墙结构和所述衬底的表面形成氧化硅层；或者，在所述墙结构和所述衬底的表面依次形成氮化硅层、氧化硅层和氮化硅层，以此形成所述第二隔离层。
[0012]根据本公开的其中一个实施方式，所述半导体结构的制作方法还包括：形成电容接触层，所述电容接触层位于相邻的所述位线结构之间。
[0013]根据本公开的其中一个实施方式，所述形成电容接触层的步骤，包括：在相邻的位线结构之间填充氧化物材料层，利用氧化物材料层刻蚀所述衬底位于相邻的位线结构之间的部分，以暴露出所述有源区；形成第三接触材料层，所述第三接触材料层位于相邻的所述位线结构之间，并与所述有源区接触；去除部分所述第三接触材料层，剩余的所述第三接触材料层形成所述电容接触层。
[0014]根据本公开的另一个方面，提供一种半导体结构，由本公开提出的并在上述实施方式中所述的半导体结构的制作方法制成。
[0015]根据本公开的又一个方面，提供一种半导体结构，包括衬底、位线结构以及保护层，所述位线结构设置于所述衬底上，所述保护层位于所述位线结构的延伸方向的侧壁上。
[0016]根据本公开的其中一个实施方式，所述保护层的材质为非掺杂多晶硅或氮化硅。
[0017]根据本公开的其中一个实施方式，所述保护层的厚度为3nm～9nm。
[0018]根据本公开的其中一个实施方式，所述半导体结构还包括电容接触层，所述电容接触层位于相邻的所述位线结构之间。
[0019]由上述技术方案可知，本公开提出的半导体结构的制作方法及半导体结构的优点和积极效果在于：
[0020]本公开提出的半导体结构的制作方法，在酸洗步骤之前，利用保护层覆盖衬底表面形成的用于位线结构与有源区连接的凹槽或孔洞，再将位于凹槽或孔洞的底部的保护层去除，以暴露出具有天然氧化物的有源区表面，同时保留位于凹槽或孔洞的侧壁的部分保护层，以使凹槽或孔洞的侧壁或有源区旁边的浅沟槽隔离结构在酸洗步骤中不会被侵蚀。通过上述设计，本公开能够保证后续制程中形成的接触结构与有源区的有效接触，提升半导体结构的器件性能，同时还能改善或避免孔隙产生以及漏电流情况的发生。
[0021]具体地，由于刻蚀位线接触结构后形成的凹槽或孔洞，其表面粗糙度不同(从上到下各材质不同)，这时如果直接大量沉积接触材料层(对应于本公开中的第二接触材料层，如掺杂多晶硅(doping poly))的话，一方面会导致接触材料层(如掺杂多晶硅)与各材质表面黏附不够紧密，另一方面也容易在和AA齐平处产生孔隙(void)、从而导致接触结构与位线结构短路；而本公开提出的半导体结构的制作方法，通过形成保护层(如非掺杂多晶硅或氮化硅)，即先在凹槽或孔洞侧壁沉积一层较薄的保护层，该保护层可以与侧壁形成较好的
黏附，后期再沉积接触材料层(如掺杂多晶硅)时，因接触材料层(如掺杂多晶硅)的接触面只有一种材质，即保护层，所以界面结合处会沉积的更致密，且不易形成孔隙。
[0022]在一种实施方式中，保护层的材质为非掺杂多晶硅时，保护层还能够起到抵挡作用。这是因为如果直接沉积接触材料层(如掺杂多晶硅)，则掺杂多晶硅中高浓度的P就会直接通过STI扩散到周边AA，再加上埋入式字线的氮化物和钨都十分吸磷，这样就会导致很严重的漏电流(LKG)问题。而一层薄薄的非掺杂多晶硅正好能够阻挡磷往周边扩散，能够改善或避免漏电流情况的发生。
附图说明
[0023]通过结合附图考虑以下对本公开的优选实施方式的详细说明，本公开的各种目标、特征和优点将变得更加显而易见。附图仅为本公开的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制作方法，包括：提供衬底，所述衬底具有有源区，所述衬底表面形成有用于位线结构与有源区连接的凹槽或孔洞；形成保护层，所述保护层覆盖所述凹槽或孔洞的底部和侧壁；去除位于所述凹槽或孔洞的底部的保护层；酸洗去除暴露于所述凹槽或孔洞的底部的有源区表面的天然氧化物，酸洗后所述凹槽或孔洞的侧壁保留有部分保护层；形成位线结构。2.根据权利要求1所述的半导体结构的制作方法，其中，所述保护层的材质为非掺杂多晶硅或氮化硅。3.根据权利要求1所述的半导体结构的制作方法，其中，所述形成保护层的步骤中，所述保护层的厚度为5nm～15nm。4.根据权利要求1所述的半导体结构的制作方法，其中，酸洗后所述凹槽或孔洞的侧壁保留的所述保护层的厚度为3nm～9nm。5.根据权利要求1～4中任一项所述的半导体结构的制作方法，其中，所述酸洗去除暴露于所述凹槽或孔洞的底部的有源区表面的天然氧化物的步骤，包括：利用酸洗液清洗暴露于所述凹槽或孔洞的底部的有源区表面，并对暴露于所述凹槽或孔洞的底部的有源区表面进行等离子体表面处理。6.根据权利要求1～4中任一项所述的半导体结构的制作方法，其中，所述衬底表面形成有依次层叠的第一接触材料层和牺牲层，形成的所述保护层覆盖所述凹槽或孔洞的底部和侧壁、以及所述牺牲层，所述去除位于所述凹槽或孔洞的底部的保护层的步骤，还包括：同时去除位于所述牺牲层顶部的保护层。7.根据权利要求6所述的半导体结构的制作方法，其中，所述形成位线结构的步骤，包括：形成第二接触材料层，所述第二接触材料层覆盖所述保护层及所述牺牲层，并填充所述凹槽或孔洞；去除所述牺牲层、形成于所述牺牲层侧壁的保护层和部分所述第二接触材料层，剩余的所述第二接触材料层、剩余的所述保护层和所述第一接触材料层形成位线接触层；在所述位线接触层的表面依次形成位线阻挡层、位线导电层和第一隔离层；刻蚀去除...

【专利技术属性】
技术研发人员：严勋，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：