半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供衬底，衬底包括第一区和第二区，第二区包括第一边缘区和中间区；在第一边缘区内形成第一边缘沟槽，第一边缘沟槽具有第一深宽比；在第一边缘沟槽内填充第一边缘层；在中间区内形成中间沟槽；去除第一边缘层形成外延沟槽，外延沟槽具有第二深宽比，第一深宽比大于第二深宽比；在外延沟槽内形成外延层。由于第一边缘沟槽的第一深宽比较高，因此第一边缘沟槽底部的圆角跨度较小，进而使得外延沟槽底部圆角较小。以此保证在经过图形化工艺之后，减少部分第一鳍部内掺杂有外延层的材料，同时也能够减少部分第二鳍部内的硅锗材料较少的问题，进而影响最终形成的半导体结构的性能。终形成的半导体结构的性能。终形成的半导体结构的性能。

【技术实现步骤摘要】
半导体结构的形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构的形成方法。

技术介绍

[0002]随着半导体技术的发展，集成电路中器件的特征尺寸越来越小。然而当器件的特征尺寸越来越小时，随之，源极和漏极之间的沟道区的长度也越来越短。当沟道区的长度减小到一定值时，会产生短沟道效应，由于短沟道效应的存在会影响器件的性能，因此也就阻碍了集成电路中器件特征尺寸的进一步缩小。
[0003]现有技术中为了克服短沟道效应，促进半导体技术的发展，通过将沟道材料换成了锗硅(SiGe)材料，由于锗硅材料具有高的空穴迁移率，通常是硅(Si)材料的空穴迁移率的6～25倍，因此通过将锗硅材料作为沟道区的材料，就可以大大提高器件的性能。
[0004]然而，现有技术的硅锗材料沟道的晶体管仍存在诸多问题。

技术实现思路

[0005]本专利技术解决的技术问题是提供一种半导体结构的形成方法，能够有效的提升最终形成的半导体结构的性能。
[0006]为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括相互邻接的第一区和第二区，所述第二区包括第一边缘区和中间区，且所述第一边缘区与所述第一区邻接；在所述第一边缘区内形成第一边缘沟槽，所述第一边缘沟槽具有第一深宽比；在所述第一边缘沟槽内填充第一边缘层，所述第一边缘层的材料与所述衬底的材料不同；在所述中间区内形成中间沟槽，所述中间沟槽暴露出所述第一边缘层侧壁；去除所述第一边缘层形成外延沟槽，所述外延沟槽包括所述第一边缘沟槽和所述中间沟槽，所述外延沟槽具有第二深宽比，所述第一深宽比大于所述第二深宽比；在所述外延沟槽内形成外延层，所述外延层的材料与所述衬底的材料不同；对所述衬底的第一区和所述外延层进行图形化工艺，使得所述衬底的第一区形成若干相互分立的第一鳍部，使得所述外延层形成若干相互分立的第二鳍部。
[0007]可选的，所述衬底还包括：第三区，所述第二区位于所述第一区和所述第三区之间；所述第二区还包括：第二边缘区，所述中间区位于所述第一边缘区和所述第二边缘区之间，且所述第二边缘区与所述第三区邻接。
[0008]可选的，在形成所述第一边缘沟槽的过程中，还包括：在所述第二边缘区内形成第二边缘沟槽，所述第二边缘沟槽具有第三深宽比，所述第一深宽比和所述第三深宽比相等。
[0009]可选的，在形成所述第一边缘层的过程中，还包括：在所述第二边缘沟槽内填充第二边缘层，所述第一边缘层的材料与所述第二边缘层的材料相同。
[0010]可选的，所述中间沟槽还暴露出所述第二边缘层的侧壁。
[0011]可选的，在去除所述第一边缘层的过程中，还包括：去除所述第二边缘层；所述外延沟槽还包括所述第二边缘沟槽。
[0012]可选的，所述第二深宽比的范围为：0.05～0.40。
[0013]可选的，所述第一深宽比的范围为：1.5～6.0。
[0014]可选的，所述第一边缘层的材料包括：氧化硅。
[0015]可选的，在所述第一边缘区内形成第一边缘沟槽的方法包括：在所述衬底上形成掩膜层；在所述掩膜层上形成第一光刻胶层，所述第一光刻胶层暴露出位于所述第二区上的所述掩膜层的顶部表面；在所述第一光刻胶层的侧壁形成第一牺牲层，所述第一牺牲层覆盖位于所述第一边缘区上的所述掩膜层的顶部表面，且所述第一牺牲层的材料与所述第一光刻胶层和所述掩膜层的材料不同；形成第二光刻胶层，所述第二光刻胶层覆盖所述位于所述中间区上的所述掩膜层的顶部表面；去除所述第一牺牲层，以所述第一光刻胶层和所述第二光刻胶层为掩膜，刻蚀所述掩膜层和所述第一边缘区，形成所述第一边缘沟槽。
[0016]可选的，所述第一牺牲层的材料包括：氧化硅；所述掩膜层的材料包括：氮化硅。
[0017]可选的，在所述第一光刻胶层的侧壁形成第一牺牲层的方法包括：在位于所述第二区上的所述掩膜层的顶部表面、所述第一光刻胶层的侧壁和顶部表面形成牺牲材料层；回刻蚀所述牺牲材料层，直至暴露出所述第一光刻胶层和所述掩膜层的顶部表面为止，形成所述第一牺牲层。
[0018]可选的，所述牺牲材料层的形成工艺包括：原子层沉积工艺。
[0019]可选的，采用外延生长工艺在所述外延沟槽内形成所述外延层。
[0020]可选的，所述衬底的材料包括：硅；所述外延层的材料包括：硅锗。
[0021]可选的，所述第一鳍部用于形成NMOS晶体管；所述第二鳍部用于形成PMOS晶体管。
[0022]与现有技术相比，本专利技术的技术方案具有以下优点：
[0023]本专利技术的技术方案的形成方法中，由于所述第一边缘沟槽的第一深宽比较高，因此所述第一边缘沟槽底部的圆角跨度较小。后续形成的所述外延沟槽包括所述第一边缘沟槽和所述中间沟槽，而且所述外延沟槽底部的圆角就是所述第一边缘沟槽底部的圆角，进而使得所述外延沟槽底部圆角较小。以此保证在经过图形化工艺之后，减少部分所述第一鳍部内掺杂有所述外延层的材料，同时也能够减少部分所述第二鳍部内的所述外延层的材料较少的问题，进而影响最终形成的半导体结构的性能。
[0024]进一步，所述第一边缘层和所述衬底的材料不同，减少后续在刻蚀去除部分所述第二区的过程中，减少对所述第一边缘层的刻蚀损伤。
[0025]进一步，在所述第一边缘区内形成第一边缘沟槽的方法包括：在所述衬底上形成掩膜层；在所述掩膜层上形成第一光刻胶层，所述第一光刻胶层暴露出位于所述第二区上的所述掩膜层的顶部表面；在所述第一光刻胶层的侧壁形成第一牺牲层，所述第一牺牲层覆盖位于所述第一边缘区上的所述掩膜层的顶部表面，且所述第一牺牲层的材料与所述第一光刻胶层和所述掩膜层的材料不同；形成第二光刻胶层，所述第二光刻胶层覆盖所述位于所述中间区上的所述掩膜层的顶部表面；去除所述第一牺牲层，以所述第一光刻胶层和所述第二光刻胶层为掩膜，刻蚀所述掩膜层和所述第一边缘区，形成所述第一边缘沟槽。由于所述第一牺牲层的材料与所述第一光刻胶层和所述掩膜层的材料不同，因此可以采用自对准工艺去除所述第一牺牲层，避免采用光罩工艺去除所述第一牺牲层，以此降低生产成本，且提升制程效率。
附图说明
[0026]图1至图2是一种半导体结构的形成方法的各步骤结构示意图；
[0027]图3至图12是本专利技术实施例中一种半导体结构形成方法的各步骤结构示意图。
具体实施方式
[0028]正如
技术介绍
所述，现有技术的硅锗材料沟道的晶体管仍存在诸多问题。以下将结合附图进行具体说明。
[0029]图1至图2是一种半导体结构的形成方法的各步骤结构示意图。
[0030]请参考图1，提供衬底100，所述衬底100包括相互邻接的第一区I和第二区II；在所述衬底100上形成掩膜层101，所述掩膜层101暴露出所述第二区II的顶部表面；以所述掩膜层101为掩膜刻蚀所述第二区II，在所述第二区II内形成沟槽(未标示)；采用外延生长工艺，在所述沟槽内形成外延层102，所述外延层102的材料与所述衬底1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括相互邻接的第一区和第二区，所述第二区包括第一边缘区和中间区，且所述第一边缘区与所述第一区邻接；在所述第一边缘区内形成第一边缘沟槽，所述第一边缘沟槽具有第一深宽比；在所述第一边缘沟槽内填充第一边缘层，所述第一边缘层的材料与所述衬底的材料不同；在所述中间区内形成中间沟槽，所述中间沟槽暴露出所述第一边缘层侧壁；去除所述第一边缘层形成外延沟槽，所述外延沟槽包括所述第一边缘沟槽和所述中间沟槽，所述外延沟槽具有第二深宽比，所述第一深宽比大于所述第二深宽比；在所述外延沟槽内形成外延层，所述外延层的材料与所述衬底的材料不同；对所述衬底的第一区和所述外延层进行图形化工艺，使得所述衬底的第一区形成若干相互分立的第一鳍部，使得所述外延层形成若干相互分立的第二鳍部。2.如权利要求1所述半导体结构的形成方法，其特征在于，所述衬底还包括：第三区，所述第二区位于所述第一区和所述第三区之间；所述第二区还包括：第二边缘区，所述中间区位于所述第一边缘区和所述第二边缘区之间，且所述第二边缘区与所述第三区邻接。3.如权利要求2所述半导体结构的形成方法，其特征在于，在形成所述第一边缘沟槽的过程中，还包括：在所述第二边缘区内形成第二边缘沟槽，所述第二边缘沟槽具有第三深宽比，所述第一深宽比和所述第三深宽比相等。4.如权利要求3所述半导体结构的形成方法，其特征在于，在形成所述第一边缘层的过程中，还包括：在所述第二边缘沟槽内填充第二边缘层，所述第一边缘层的材料与所述第二边缘层的材料相同。5.如权利要求4所述半导体结构的形成方法，其特征在于，所述中间沟槽还暴露出所述第二边缘层的侧壁。6.如权利要求5所述半导体结构的形成方法，其特征在于，在去除所述第一边缘层的过程中，还包括：去除所述第二边缘层；所述外延沟槽还包括所述第二边缘沟槽。7.如权利要求6所述半导体结构的形成方法，其特征在于，所述第二深宽比的范围为：0.05～0...

【专利技术属性】
技术研发人员：汪刘建，姜长城，王彦，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：