一种晶体管的制作方法，包含：在基板上生长由GaN所构成的缓冲层及第一半导体层，第一半导体层表面具有微凸点与微孔穴；平坦化第一半导体层表面以于其表面留下微孔穴；以ALD在第一半导体层上生长第二半导体层，其是由Ga与O、N元素所构成，且表面具有Ga空缺与前述元素的空缺；对第二半导体层施予蚀刻处理从而修补空缺，蚀刻剂含F与前述元素；对缓冲层、第一、二半导体层定义出通道；于通道上形成栅极介电层；于栅极介电层上形成栅极；及于通道的相反侧各自形成源极、漏极。通过平坦化能初步改善厚度差问题，且ALD与含蚀刻剂的蚀刻处理更能填补与修补第一、二半导体层表面的微孔穴、Ga空缺使其达纳米等级的抛光以改善漏电流问题。空缺使其达纳米等级的抛光以改善漏电流问题。空缺使其达纳米等级的抛光以改善漏电流问题。
【技术实现步骤摘要】
晶体管的制作方法及其制品
[0001]本专利技术涉及一种晶体管的制法，特别是涉及一种漏电流低的晶体管的制作方法及其制品。
技术介绍
[0002]第一代半导体硅(Si)基于其具有1.17eV的能隙而使其适用于功率半导体装置。然而，随着IC制程技术不断地演进，半导体装置不断地轻薄短小化以及IC的逻辑运算上等等的需求，相关技术产业也相继地开发出砷化镓(GaAs)及磷化铟(InP)等第二代半导体，与碳化硅(SiC)及氮化镓(GaN)等第三代半导体，直至近年业界也关注到能隙高达4.9eV的氧化镓(Ga2O3)此一第四代半导体。
[0003]对于所属
的相关产业来说，在蓝宝石基板或SOI基板上制作金氧半场效晶体管(MOSFET)目前所面临到的挑战不外乎有GaN缓冲层所致的厚度差、晶格不匹配(lattice mismatch)、表面缺陷(如，表面微凸点、微凹穴)与空缺等问题。
[0004]参阅图1与图2，如，中国台湾第TWI715311证书号专利技术专利案(以下称前案1)公开一种具有宽能隙三五族漏极(drain)的金氧化物硅半导体场效晶体管(Si MOSFET)1及其制造方法。前案1是采用有机金属化学气相沉积技术(MOCVD)在一SOI基板10的一硅晶圆11的(111)晶面的百纳米级孔洞100处选择性生长一GaN漏极12，使单晶的六方晶体氮化镓(h
‑
GaN)可以由该硅晶圆11的(111)晶面上方开始生长，其在结晶过程的差排(dislocation)能终止于该百纳米级孔洞100的斜面，当h<br/>‑
GaN于该百纳米级孔洞100中间合并时可获得高结晶度的立方晶体氮化镓(c
‑
GaN)。前案1一方面解决前述晶格不匹配的问题，另一方面也借由该GaN漏极12来提高该硅半导体高场效晶体管1的击穿电压。
[0005]虽然前案1可解决前述晶格不匹配的问题；然而，经由MOCVD成膜所致的厚度差(如，显示于图2的该GaN漏极12与该硅晶圆11间的微凸点/厚度差)，也是影响场效晶体管漏电流与击穿电压的主因。
[0006]经上述说明可知，改善MOCVD成膜所致的厚度差问题从而解决晶体管的漏电流问题，是本案所属
中的相关技术人员有待突破的课题。
技术实现思路
[0007]本专利技术的第一目的在于提供一种改善MOCVD成膜所致的厚度差问题以减少漏电流问题的晶体管的制作方法。
[0008]本专利技术的晶体管的制作方法，其包括以下步骤：步骤(a)、步骤(b)、步骤(c)、步骤(d)、步骤(e)、步骤(f)、步骤(g)，及步骤(h)。
[0009]该步骤(a)是在基板的表面上依序外延生长有缓冲层及第一半导体层，该缓冲层与第一半导体层是由以GaN为主(GaN
‑
based)的半导体材料所构成，且该第一半导体层的表面具有多个微凸点与多个微孔穴。
[0010]该步骤(b)是平坦化该第一半导体层以移除该第一半导体层表面的微凸点，并于
该第一半导体层的表面留下所述微孔穴。
[0011]该步骤(c)是以原子层沉积(atomic layer deposition，ALD)技术在该步骤(b)的第一半导体层的表面上生长第二半导体层以填补所述微孔穴，该第二半导体层是由Ga与选自由下列所构成的群组的至少一元素所构成：O与N，该第二半导体层的表面具有Ga空缺与至少一前述元素的空缺。
[0012]该步骤(d)是对该步骤(c)的第二半导体层施予含有蚀刻剂的蚀刻处理，从而修补该第二半导体层表面的空缺，该蚀刻剂含有卤素元素与至少一前述元素。
[0013]该步骤(e)是对该缓冲层、第一半导体层与第二半导体层定义出通道。
[0014]该步骤(f)是于该通道上形成栅极介电层。
[0015]该步骤(g)是于该栅极介电层上形成栅极。
[0016]该步骤(h)是于该通道的一侧及相反于该侧的另一侧分别形成源极及漏极。
[0017]本专利技术的晶体管的制作方法，该步骤(d)的蚀刻处理是选自湿式蚀刻法或干式蚀刻法。
[0018]本专利技术的晶体管的制作方法，该干式蚀刻法是实施原子层蚀刻(atomic layer etching，ALE)技术。
[0019]本专利技术的晶体管的制作方法，该步骤(d)的蚀刻剂的卤素元素是选自F或Cl。
[0020]本专利技术的晶体管的制作方法，该步骤(d)的原子层蚀刻技术的蚀刻剂是选自由下列所构成的群组的气体分子：NF3，及POCl3。
[0021]本专利技术的晶体管的制作方法，该通道的第二半导体层具有500nm以下的厚度。
[0022]本专利技术的晶体管的制作方法，该通道的第二半导体层还具有10nm以下的平均表面粗糙度。
[0023]此外，本专利技术的第二目的在于提供一种由上述制作方法所制得的晶体管。
[0024]本专利技术的晶体管，包括基板、通道、栅极介电层、栅极、源极，及漏极。该通道形成于该基板的表面，并具有缓冲层、形成于该缓冲层上的第一半导体层及形成于该第一半导体层上的第二半导体层，该缓冲层与第一半导体层是由以GaN为主的半导体材料所构成，该第一半导体层的表面具有多个微孔穴，该第二半导体层填补所述微孔穴且是依序经原子层沉积技术与蚀刻处理所制成的GaN、Ga2O3或GaO
x
N
y
。该栅极介电层形成于该通道的第二半导体层上。该栅极形成于该栅极介电层上。该源极形成于该通道的一侧，并连接该通道。该漏极形成于相反于该通道的该侧的另一侧，并连接该通道。
[0025]本专利技术的晶体管，该通道的第二半导体层具有500nm以下的厚度。
[0026]本专利技术的晶体管，该通道的第二半导体层还具有10nm以下的平均表面粗糙度。
[0027]本专利技术的有益效果在于：在实施完外延生长后通过平坦化的制程以初步改善外延生长所致的厚度差问题，且后续所实施的该ALD与含有蚀刻剂的蚀刻处理等制程，更能填补该第一半导体层表面因外延生长所致的微孔穴，也能修补该第二半导体层表面的Ga空缺使其达纳米等级的抛光作用，从而改善漏电流问题。
附图说明
[0028]本专利技术的其他的特征及功效，将于参照附图的实施方式中清楚地呈现，其中：
[0029]图1是一正视示意图，说明中国台湾第TWI715311证书号专利技术专利案所公开的具有
宽能隙三五族漏极的金氧化物硅半导体场效晶体管；
[0030]图2是一扫描式电子显微镜(SEM)影像，说明图1的金氧化物硅半导体场效晶体管的表面缺陷；
[0031]图3是一正视示意图，说明本专利技术的晶体管的制作方法的一实施例的一步骤(a)；
[0032]图4是一正视示意图，说明本专利技术该实施例的制作方法的一步骤(b)；
[0033]图5是一正视示意图，说明本专利技术该实施例的制作方法的一步骤(c)；
[0034]图6是一正视示意图，说明本专利技术该实施例的制作方法的一步骤(d)；
[0035]图7是本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种晶体管的制作方法，其特征在于：其包含以下步骤：步骤(a)，是在基板的表面上依序外延生长有缓冲层及第一半导体层，该缓冲层与第一半导体层是由以GaN为主的半导体材料所构成，且该第一半导体层的表面具有多个微凸点与多个微孔穴；步骤(b)，是平坦化该第一半导体层以移除该第一半导体层表面的微凸点并于该第一半导体层的表面留下所述微孔穴；步骤(c)，是以原子层沉积技术在该步骤(b)的第一半导体层的表面上生长第二半导体层以填补所述微孔穴，该第二半导体层是由Ga与选自由下列所构成的群组的至少一元素所构成：O与N，该第二半导体层的表面具有Ga空缺与至少一前述元素的空缺；步骤(d)，是对该步骤(c)的第二半导体层施予含有蚀刻剂的蚀刻处理，从而修补该第二半导体层表面的空缺，该蚀刻剂含有卤素元素与至少一前述元素；步骤(e)，是对该缓冲层、第一半导体层与第二半导体层定义出通道；步骤(f)，是于该通道上形成栅极介电层；步骤(g)，是于该栅极介电层上形成栅极；及步骤(h)，是于该通道的一侧及相反于该侧的另一侧分别形成源极及漏极。2.根据权利要求1所述的晶体管的制作方法，其特征在于：该步骤(d)的蚀刻处理是选自湿式蚀刻法或干式蚀刻法。3.根据权利要求2所述的晶体管的制作方法，其特征在于：该干式蚀刻法是实施原子层蚀刻技术。4.根据权利要求3所述的晶体管的制作方法，其特征在于：该步骤(d)...
【专利技术属性】
技术研发人员：陈政广，丁肇诚，
申请(专利权)人：睿绪应用材料股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。