USB2.0降速桥以及数据传输系统技术方案

本申请提供一种USB2.0降速桥以及数据传输系统，通过数据存储模块将由慢时钟域模块获得的第一数据信息转发至快时钟域模块以及数据存储模块将由快时钟域模块获得的第二数据信息转发至慢时钟域模块，实现了USB2.0控制器以及子卡之间的跨速率双向数据传输。以及子卡之间的跨速率双向数据传输。以及子卡之间的跨速率双向数据传输。

【技术实现步骤摘要】
USB2.0降速桥以及数据传输系统


[0001]本申请涉及数据传输领域，特别是涉及一种USB2.0降速桥以及数据传输系统。

技术介绍

[0002]USB(通用串行总线)是一种串口总线标准，也是一种输入输出接口的技术规范。USB作为目前最常用的有线通信协议之一，被广泛地应用于个人电脑和移动设备等信息通讯产品中。USB包括：USB2.0、USB3.0等，其中USB2.0发展了几十年，在不断的更新和迭代后，已经深入了大众的生活中。
[0003]USB2.0作为各类芯片都必不可少的IP，需要在芯片做原型验证时一起进行集成验证。但由于原型验证的速率限制而USB2.0又必须要在特定速率下工作，需要使用USB2.0降速桥。然而，目前大部分的降速桥都只能与特定的设备进行连接，所以只能验证USB2.0 IP中很少一部分的基础功能，存在很大的局限性。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本申请的目的在于提供一种USB2.0降速桥以及数据传输系统，用于解决现有技术中降速桥的跨频率数据传输的问题。
[0005]为实现上述目的及其他相关目的，本申请的第一方面提供一种USB2.0降速桥，所述降速桥包括：慢时钟域模块、快时钟域模块以及数据存储模块；其中，所述慢时钟域模块与所述快时钟域模块之间连接所述数据存储模块；当所述慢时钟域模块接收到来自USB2.0控制器的第一数据信息时，将所述第一数据信息发送至所述数据存储模块储存，并由所述数据存储模块将所述第一数据信息转发至所述快时钟域模块，以供所述快时钟域模块将所述第一数据信息发送至子卡；当所述快时钟域模块接收到来自子卡的第二数据信息时，将所述第二数据信息发送至所述数据存储模块储存，并由所述数据存储模块将所述第二数据信息转发至所述慢时钟域模块，以供所述慢时钟域模块将所述第二数据信息发送至USB2.0控制器。
[0006]于本申请的第一方面的一些实施例中，所述慢时钟域模块包括：第一数据接收单元、第一数据发送单元以及第一协议检查单元；其中，所述第一数据接收单元，用于根据USB2.0的接口要求，以包的形式接收来自所述USB2.0控制器的第一数据信息；所述第一协议检查单元，与所述第一数据接收单元连接，用于根据USB2.0协议要求，对由所述第一数据接收单元获得的所述第一数据信息进行协议检查，并将协议检查通过后的所述第一数据信息以包的形式发送至所述数据存储模块；所述第一数据发送单元，与所述数据存储模块连接，用于根据USB2.0的接口要求，根据所述数据存储模块以包的形式转发的所述第二数据信息中各包的类型，按照USB2.0协议要求的时间间隔以包的形式发送所述第二数据信息。
[0007]于本申请的第一方面的一些实施例中，所述快时钟域模块包括：第二数据接收单元、第二数据发送单元以及第二协议检查单元；其中，所述第二数据接收单元，用于根据USB2.0的接口要求，以包的形式接收来自所述子卡的第二数据信息；所述第二协议检查单
元，与所述第二数据接收单元连接，用于根据USB2.0协议要求，对由所述第二数据接收单元获得的所述第二数据信息进行协议检查，并将协议检查通过后的所述第二数据信息以包的形式发送至所述数据存储模块；所述第二数据发送单元，与所述数据存储模块连接，用于根据USB2.0的接口要求，根据所述数据存储模块转发的所述第一数据信息中各包的类型，按照USB2.0协议要求的时间间隔以包的形式发送所述第一数据信息。
[0008]于本申请的第一方面的一些实施例中，所述USB2.0降速桥还包括：与所述数据存储模块连接的RAM存储模块。
[0009]于本申请的第一方面的一些实施例中，所述数据存储模块包括：数据处理单元、RAM控制单元以及带宽处理单元；其中，所述数据处理单元，用于对由所述第一协议检查单元获得的所述第一数据信息或由所述第二协议检查单元获得的所述第二数据信息进行校验码检查；RAM控制单元，连接所述数据处理单元，用于将通过校验码检查的第一数据信息写入所述RAM存储模块中，并在转发所述通过校验码检查的第一数据信息时从所述RAM存储模块中读取所述通过校验码检查的第一数据信息，以供所述带宽处理单元对所述通过校验码检查的第一数据信息进行转发；还用于将通过校验码检查的第二数据信息写入所述RAM存储模块中，并在转发所述通过校验码检查的第二数据信息时从所述RAM存储模块中读取所述通过校验码检查的第二数据信息，以供所述带宽处理单元对所述通过校验码检查的第二数据信息进行转发。
[0010]于本申请的第一方面的一些实施例中，所述带宽处理单元对所述通过校验码检查的第一数据信息进行转发或对所述通过校验码检查的第二数据信息进行转发包括：根据SOF数据包的时间间隔计算传输带宽；判断所述传输带宽是否满足包发送条件；若满足包发送条件，对所述通过校验码检查的第一数据信息或第二数据信息进行转发；若不满足包发送条件，上报上层管理模块，以供所述上层管理模块在所述传输带宽满足包发送条件时重新发送所述通过校验码检查的第一数据信息或第二数据信息。
[0011]于本申请的第一方面的一些实施例中，所述RAM存储模块包括：多个存储区域；其中，当所述USB2.0控制器为主机模式时，所述RAM存储模块仅采用2个存储区域存储来自所述慢时钟域模块发送的第一数据信息；当所述USB2.0控制器为从机模式时，所述RAM存储模块采用所有的存储区域存储来自所述快时钟域模块发送的第二数据信息。
[0012]于本申请的第一方面的一些实施例中，每个存储区域包括：存储TOKEN的区域、存储DATA的区域以及存储HANDSHAKE的区域。
[0013]于本申请的第一方面的一些实施例中，上层管理模块用于切换所述RAM存储模块在主机模式下采用的2个区域。
[0014]于本申请的第一方面的一些实施例中，所述数据存储模块还包括：假包生成模块，用于生成做协议握手的包。
[0015]为实现上述目的及其他相关目的，本申请的第二方面提供一种USB2.0降速桥的数据传输系统，所述系统包括：USB2.0控制器、子卡以及如权利要求1
‑
10任一项所述的USB2.0降速桥；其中，所述用于USB2.0降速桥的数据传输系统包括：慢时钟域模块、快时钟域模块以及数据存储模块；所述慢时钟域模块与所述USB2.0控制器连接；所述快时钟域模块与所述子卡连接；所述慢时钟域模块与所述快时钟域模块之间连接所述数据存储模块。
[0016]于本申请的第二方面的一些实施例中，所述子卡包括：USB2 PHY芯片以及与所述
USB2PHY芯片连接的USB2连接器；其中，所述USB2 PHY芯片，与所述快时钟域模块连接，将由所述快时钟域模块获得的数据信息通过所述USB2连接器传输至与所述USB2连接器的外部设备。
[0017]如上所述，本申请的一种USB2.0降速桥以及数据传输系统，具有以下有益效果：通过数据存储模块将由慢时钟域模块获得的数据信息转发至快时钟域模块以及数据存储模块将由快时钟域模块获得的数据信息转发至慢时钟域本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种USB2.0降速桥，其特征在于，所述降速桥包括：慢时钟域模块、快时钟域模块以及数据存储模块；其中，所述慢时钟域模块与所述快时钟域模块之间连接所述数据存储模块；当所述慢时钟域模块接收到来自USB2.0控制器的第一数据信息时，将所述第一数据信息发送至所述数据存储模块储存，并由所述数据存储模块将所述第一数据信息转发至所述快时钟域模块，以供所述快时钟域模块将所述第一数据信息发送至子卡；当所述快时钟域模块接收到来自子卡的第二数据信息时，将所述第二数据信息发送至所述数据存储模块储存，并由所述数据存储模块将所述第二数据信息转发至所述慢时钟域模块，以供所述慢时钟域模块将所述第二数据信息发送至USB2.0控制器。2.根据权利要求1所述的降速桥，其特征在于，所述慢时钟域模块包括：第一数据接收单元、第一数据发送单元以及第一协议检查单元；其中，所述第一数据接收单元，用于根据USB2.0的接口要求，以包的形式接收来自所述USB2.0控制器的第一数据信息；所述第一协议检查单元，与所述第一数据接收单元连接，用于根据USB2.0协议要求，对由所述第一数据接收单元获得的所述第一数据信息进行协议检查，并将协议检查通过后的所述第一数据信息以包的形式发送至所述数据存储模块；所述第一数据发送单元，与所述数据存储模块连接，用于根据USB2.0的接口要求，根据所述数据存储模块以包的形式转发的所述第二数据信息中各包的类型，按照USB2.0协议要求的时间间隔以包的形式发送所述第二数据信息。3.根据权利要求2所述的降速桥，其特征在于，所述快时钟域模块包括：第二数据接收单元、第二数据发送单元以及第二协议检查单元；其中，所述第二数据接收单元，用于根据USB2.0的接口要求，以包的形式接收来自所述子卡的第二数据信息；所述第二协议检查单元，与所述第二数据接收单元连接，用于根据USB2.0协议要求，对由所述第二数据接收单元获得的所述第二数据信息进行协议检查，并将协议检查通过后的所述第二数据信息以包的形式发送至所述数据存储模块；所述第二数据发送单元，与所述数据存储模块连接，用于根据USB2.0的接口要求，根据所述数据存储模块转发的所述第一数据信息中各包的类型，按照USB2.0协议要求的时间间隔以包的形式发送所述第一数据信息。4.根据权利要求1所述的降速桥，其特征在于，所述USB2.0降速桥还包括：与所述数据存储模块连接的RAM存储模块。5.根据权利要求4所述的降速桥，其特征在于，所述数据存储模块包括：数据处理单元、RAM控制单元以及带宽处理单元；其中，所述数据处理单元，用于对由所述第一协议检查单元获得的所述第一数据信息或由所述第二协议检查单元获得的所述第二数据信息进行校验码检查；RAM控制单元，连接所述数据处理单元...

【专利技术属性】
技术研发人员：阴智昊，卢笙，范凯，李红凯，曾科南，
申请(专利权)人：芯启源上海半导体科技有限公司，
类型：发明
国别省市：