芯片功耗估计装置、方法、电子设备及存储介质制造方法及图纸

本申请提供了一种芯片功耗估计装置、方法、电子设备及存储介质，该芯片功耗估计装置包括：获取模块，其用于获取芯片的至少一个功能模块的多个单元的功耗数据，其中，每个单元的功耗数据包括多种类型的功耗数据；功耗计算模块，其针对至少一个所述功能模块中的各单元，计算各单元的多种类型的功耗数据的累加值，基于计算出的各单元的所述累加值得到至少一个所述功能模块的功耗；以及功耗统计模块，其基于所述功耗计算模块计算出的至少一个所述功能模块的功耗来统计所述芯片的总估计功耗。本申请提供的芯片功耗估计装置简化了芯片功耗估计的复杂度，可实现功耗变化的实时监测，且提升了芯片的功耗监测的准确性。且提升了芯片的功耗监测的准确性。且提升了芯片的功耗监测的准确性。

【技术实现步骤摘要】
芯片功耗估计装置、方法、电子设备及存储介质


[0001]本申请涉及集成电路的功耗估计，尤其涉及一种芯片功耗估计装置、方法、电子设备及存储介质。

技术介绍

[0002]近年来，随着智能手机、移动设备、物联网及高性能计算等产业等的快速发展，芯片的低功耗、防止DI/DT问题的设计在芯片的设计之初扮演着越来越重要的作用。面对海量数据的并行运算，对硬件的运算速度及功耗提出了更高的要求。功耗已经成为芯片领域中除速度、面积之外需要考虑的第三因素。如今，低功耗设计从电路基本组成因素出发，在设计的各个阶段采用不同的设计以降低系统功耗，以取得最大限度的低功耗效果。
[0003]芯片的功耗主要包括泄露功耗(Leakage Power)、内部功耗(internal Power)以及翻转功耗(Switching Power)。影响芯片功耗大小主要因素包括：(1)电压，其直接影响上述三种功耗，特别对翻转功耗影响很大；(2)温度，其主要影响泄露功耗，温度与泄露功耗呈指数关系；(3)工艺，其直接影响上述三种功耗；(4)信号翻转率(Toggle Rate)，其主要影响电路翻转功耗和内部功耗；(5)信号负载，其主要影响翻转功耗与内部功耗；(6)信号翻转时间，其主要影响门电路短路电流，从而影响内部功耗。
[0004]已经开发了许多技术来估计芯片在设计阶段的功耗。一种这样的技术包括预先生成电路块或宏的估计功耗值，并将该值存储在文件中。这些宏可以使用一次或多次来设计不同的芯片。在任何情况下，一旦设计了包含这些宏的芯片，就可以快速计算其估计功耗。要做到这一点，只需要确定不同的宏以及每个宏在芯片中使用的实例数。一旦确定了这一点，就可以从文件中获得宏的估计值，并将其相加以得出芯片的估计功耗。
[0005]在数字系统方面，芯片的处理器设计基本采用流水线的设计方式，无论顺序处理器还是乱序处理器。最常见的有5级顺序流水、或者10级左右流水的高性能处理器。例如，ARM的处理器IP、Cortex
‑
A7处理器为8级顺序流水。但是这些处理器IP都没有功耗建模逻辑，如果需要对功耗进行实时统计，那么需要设计人员二次开发。
[0006]常见的对芯片的数字系统功耗进行实时统计的方法包括：建立关键指令功耗列表、基于指令查找其对应的功耗数据，或者基于执行单元的工作与否评估功耗。
[0007]无论采用以上哪种方式，功耗数据都不够准确，且对于长流水线的处理器实时性差。并且有些处理器的指令多达几百条，相同指令使用的操作数形式也不行同，会增加功耗查找表的复杂度。

技术实现思路

[0008]本申请是鉴于上述问题完成的。本申请的目的包括以下至少之一：简化芯片功耗估计的复杂度、实现功耗变化的实时监测、提升芯片的功耗监测的效率和准确性。
[0009]第一方面，本申请实施例提供一种芯片功耗估计装置，包括：获取模块，其用于获取芯片的至少一个功能模块的多个单元的功耗数据，其中，每个单元的功耗数据包括多种
类型的功耗数据；功耗计算模块，其针对至少一个所述功能模块中的各单元，计算各单元的多种类型的功耗数据的累加值，基于计算出的各单元的所述累加值得到至少一个所述功能模块的功耗；以及功耗统计模块，其基于所述功耗计算模块计算出的至少一个所述功能模块的功耗来统计所述芯片的总估计功耗。
[0010]第二方面，本申请实施例提供一种芯片功耗估计方法，所述芯片包括至少一个功能模块，所述至少一个功能模块各自包括若干个单元，所述方法包括：获取所述芯片的至少一个功能模块的多个单元的功耗数据，其中，每个单元的功耗数据包括多种类型的功耗数据；针对至少一个所述功能模块中的各单元，计算各单元的多种类型的功耗数据的累加值，基于计算出的各单元的多种类型的功耗数据的累加值得到至少一个所述功能模块的功耗；以及基于计算出的至少一个所述功能模块的功耗来统计所述芯片的总估计功耗。
[0011]第三方面，本申请实施例提供一种电子设备，包括：存储器和处理器；所述存储器中存储有计算机程序，所述计算机程序被所述处理器执行时执行上述第二方面提供的芯片功耗估计方法。
[0012]第四方面，本申请实施例提供一种计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现上述第二方面提供的方法。
[0013]根据本申请实施例采用的上述至少一个技术方案，通过将芯片分解为模拟系统和数字系统，针对模拟系统中的模拟模块或者大的RAM模块可以直接给出量化的功耗模型，针对数字系统的各功能模块细分为多个单元单独进行功耗估计，利用流水线中数据一级级打拍传递的特点，计算各单元的各种功耗的总和，也可以分段对功耗进行计算，基于多个单元功耗累加来计算各功能模块的功耗，由此得到芯片的总功耗的监测结果。由此，无需如现有技术那样基于不同的指令进行总功耗估计，相较于简单基于执行单元的工作与否来估计功耗等现有技术，简化了芯片功耗估计的复杂度，可实现功耗变化的实时监测，且提升了芯片的功耗监测的准确性。
[0014]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本申请。
附图说明
[0015]此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本申请的实施例，并与说明书一起用于说明本申请的技术方案。
[0016]图1示出了本申请一个示例实施例提供的一种芯片功耗估计实现系统的框架架构。
[0017]图2示出了本申请一个示例实施例提供的一种多媒体SOC芯片的示意图。
[0018]图3示出了本申请一个示例实施例提供的一种功耗估计功能框架的示意图。
[0019]图4示出了本申请一个示例实施例提供的一种功耗计算装置内部功能模块的一个示例的示意图。
[0020]图5示出了本申请一个示例实施例提供的一种将数字芯片系统内部架构按功能模块分解的示意图。
[0021]图6示出了本申请一个示例实施例提供的一种指令流水线的执行周期的示意图。
[0022]图7示出了本申请一个示例实施例提供的对CPU模块的单元即乘加单元(MAU)的具
体结构的示意图。
[0023]图8示出了本申请一个示例实施例提供的一种卷积核切分示意图。
[0024]图9示出了本申请一个示例实施例提供的一种芯片功耗估计实现方法的流程图。
具体实施方式
[0025]以下将参考附图详细说明本申请的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件、描述对象。
[0026]在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其他实施例。
[0027]本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片功耗估计装置，其特征在于，包括：获取模块，其用于获取芯片的至少一个功能模块的多个单元的功耗数据，其中，每个单元的功耗数据包括多种类型的功耗数据；功耗计算模块，其针对至少一个所述功能模块中的各单元，计算各单元的多种类型的功耗数据的累加值，基于计算出的各单元的所述累加值得到至少一个所述功能模块的功耗；以及功耗统计模块，其基于所述功耗计算模块计算出的至少一个所述功能模块的功耗来统计所述芯片的总估计功耗。2.根据权利要求1所述的芯片功耗估计装置，其特征在于，所述获取模块从基本单元功耗数据配置寄存器获取所述多种类型的功耗数据。3.根据权利要求1所述的芯片功耗估计装置，其特征在于，所述多种类型的功耗数据包括存储器功耗数据、时钟树功耗数据、组合逻辑功耗数据、寄存器功耗数据中的至少一种。4.根据权利要求3中所述的芯片功耗估计装置，其特征在于，所述功耗计算模块设定所述单元中的各种类型功耗的基本单元功耗参数，基于所述各种类型功耗的基本单元功耗参数与所述单元实时产生的各种类型功耗的量化值得到所述单元的多种类型的功耗数据的累加值，其中，所述各种类型功耗的基本单元功耗参数包括寄存器的基本单元功耗参数、加法器的基本单元功耗参数、乘法器的基本单元功耗参数、时钟树的基本单元功耗参数中至少一种。5.根据权利要求1所述的芯片功耗估计装置，其特征在于，通过对多个所述功能模块和/或多个所述单元执行并行功耗计算处理来估计多个所述功能模块和/或多个所述单元的功耗。6.根据权利要求1所述的芯片功耗估计装置，其特征在于，对各所述单元的多种类型的功耗执行并行功耗计算处理来计算各所述单元的多种类型的功耗数据的累加值。7.根据权利要求1所述的芯片功耗估计装...

【专利技术属性】
技术研发人员：王震宇，孟祥斌，王刚，李晶晶，
申请(专利权)人：上海登临科技有限公司，
类型：发明
国别省市：