一种数据传送总线变换方法及系统技术方案

本发明专利技术公开的数据传送总线变换方法是：逐（子）帧接收遥测并行数据，并把并行数据转换成串行数据；把串行数据进行无损压缩处理；把压缩过的数据通过以太网传递给上位机；上位机按照数据传输协议、产品的数据遥测协议解调出各类物理变量，记录并存储。测试人员通过上位机完成工作状态的远程设置与查询信息交互任务。以ＦＰＧＡ＋ＤＳＰ＋ＡＲＭ结构的信息处理平台系统，其中，ＦＰＧＡ完成遥测并行数据到串行数据转换的任务；ＤＳＰ读取ＦＰＧＡ处理后的数据完成数据无损压缩的任务；ＡＲＭ从ＤＳＰ中读取已经编码好的数据，通过以太网实现与上位机的实时通讯。不仅解决了信号畸变问题，满足了信息传递的实时性要求。同时具有网关功能和嵌入式Ｗｅｂ功能，确保系统安全接入以太网。

【技术实现步骤摘要】

本专利技术涉及计算机信息处理技术、网络通信技术、嵌入式系统技术、微电子技术等
，尤其涉及一种数据传送总线变换方法及系统。
技术介绍
在测试飞控组件时，由于被测系统与上位机有一定距离，如果直接把遥测并行数 据传送到上位机，将会出现数据信号的衰减和信号延时问题，有可能使信号时序错位，而不 能完成系统测试的任务。
技术实现思路
为了解决上述难题，本专利技术提供一种数据传送总线变换方法及系统，能够解决由 于传输距离远带来的数据信号的衰减和信号延时问题，完成被测数据无损的、实时的、远距 离与上位机进行通讯，并能接收上位机的控制指令，实现工作状态远程交互的任务。 为实现上述专利技术目的，本专利技术采用如下技术方案 —种数据传送总线变换方法，其步骤如下逐(子)帧接收遥测并行数据(BMK)， 并把接收到的并行数据转换成串行数据；把串行数据进行无损压縮处理；把压縮过的数据 通过以太网传递给上位机；上位机按照数据传输协议、产品的数据遥测协议解调出各类物 理变量，记录并存储。测试人员通过上位机完成工作状态的远程设置与查询信息交互的任 务。 实施上述方法的数据传送总线变换系统，采用FPGA+DSP+ARM的高端架构作为实 时信息处理平台，以以太网作为与上位机的通信方式，其中FPGA作为DSP的协处理器，完 成并行数据到串行数据的转换等数据预处理任务；DSP读取FPGA处理后的数据并完成数据 无损压縮的任务；ARM作为中央处理控制器，主要控制DSP系统，并从DSP系统中读取已经 编码好的数据通过以太网实现与上位机的实时通讯。 本专利技术具有如下优越性 1、在该系统中采用了 FPGA+DSP+ARM的高端架构，为满足实时信号处理任务，在选 择DSP芯片时，不仅考虑其处理速度，还考虑其与FPGA、 ARM的接口能力，选择带有EMIF和 HPI接口的DSP使其与FPGA、 ARM无缝连接，保证通信的实时性要求。 2、采用现场可编程门阵列(FPGA)，实现输入信号硬件资源灵活配置，方便系统升 级。 3、采用数字信号处理器(DSP) ， DSP能够完成复杂的数字信号处理，并能满足系统 的实时性要求。 4、采用ARM微控制器，ARM作为整个系统的中央处理控制器，实现复杂严谨的实时 事务逻辑，并通过以太网完成与上位机实时通讯的任务。 5、在ARM微控制器中移植uCLi皿x操作系统。uCLi皿x是一个带有完整的TCP/IP 协议的操作系统，在uCLi皿x中加入实时RT-Li皿x模块以满足对嵌入式操作系统的实时性3要求。uCli皿x是针对通信和控制领域的嵌入式操作系统，其主要的优势在于开放源代码、 稳定、强大的网络通信功能以及其精简性。 6、本专利技术不仅解决由于传输距离远引起的信号畸变问题，而且满足信息传递的实 时性要求。同时具有网关功能和嵌入式Web功能，能确保系统安全接入Internet。附图说明 图1为本专利技术数据传送总线变换系统框图； 图2为本专利技术ARM与DSP接口电路图； 图3为本专利技术DSP与FPGA接口电路图； 图4为本专利技术以太网接口示意图。具体实施例方式结合附图，给出本专利技术的实施例如下 —种数据传送总线变换方法，其步骤如下逐(子)帧接收遥测并行数据(BMK)， 并把接收到的并行数据转换成串行数据；把串行数据进行无损压縮处理；把压縮过的数据 通过以太网传递给上位机；上位机按照数据传输协议、产品的数据遥测协议解调出各类物 理变量，记录并存储。测试人员通过上位机完成工作状态的远程设置与查询信息交互的任 务。 实施上述方法的数据传送总线变换系统，如图1-4所示采用FPGA+DSP+ARM的高 端架构作为实时信息处理平台，以以太网作为与上位机的通信方式。其中，FPGA作为DSP的 协处理器，完成并行数据到串行数据的转换等数据预处理任务；DSP读取FPGA处理后的数 据并完成数据压縮的任务；ARM作为中央处理控制器，主要控制DSP系统，并从DSP系统中 读取已经编码好的数据通过以太网完成与上位机实时通讯的任务。 为实现输入信号硬件资源灵活配置，方便系统升级，采用现场可编程门阵列 (FPGA)。 FPGA主要完成并行数据到串行数据的转换等数据预处理。FPGA应选用主流公 司的主流产品，例如Xilinx公司最新推出的低成本现场可编程门阵列Spartan-3E系列。 Spartan-3E系列中的RAM块的18Kbit的模块存储器是完全同步、真正的双端口存储器。用 户可独立地从每个端口读出或向每个端口写入(但同一地址不能同时进行读和写)。另外， 每个端口都有一个独立的时钟，并且对每个端口的数据宽度都可以独立进行配置。 DSP不仅要完成数据压縮的任务，而且要完成分别与FPGA、ARM进行实时通信的任 务。选用带有EMIF和HPI外设接口的DSP，例如TI公司的TMS320C64XX系列的DSP。 DSP 通过EMIF接口实现与FPGA的无缝连接，FPGA作为DSP的协处理器而存在。DSP读取FPGA 处理过的数据就像访问SDRAM —样，保证了实时通信。DSP通过HPI接口实现与ARM微控制 器的无缝连接，DSP是作为ARM的协处理器而存在。ARM通过HPI访问DSP内部的RAM以及 其它一些外部资源。在整个ARM与DSP通过HPI接口进行通讯和数据交换的过程中，除了中 断ARM和清除ARM发过来的中断需要DSP本身参与外，其它操作DSP都处于被动地位，几乎 不进行其它的操作。所以对于ARM来说，DSP就相当于一片外接SDRAM。 ARM选用基于以太 网应用系统的高性价比16/32位RISC微控制器。例如Samsung公司的S3C4510B， S3C4510B 是基于以太网应用系统的高性价比16/32位RISC微控制器，内含一个由ARM公司设计的16/32位ARM7TDMI RISC处理器核。除了 ARM7TDMI核以外，S3C4510B还有许多重要的片内 外围功能模块，其中就有一个以太网控制器，用于网络通信。S3C4510B通过高速以太网物理 层接口器件很方便的就能接入以太网。 ARM作为中央处理控制器，主要控制DSP系统，并从DSP系统中读取已经编码好的 数据通过以太网完成与上位机的实时通讯的任务。在ARM中移植带有TCP/IP协议包的嵌 入式实时操作系统uCLi皿x成为必需，在uCLi皿x中加入实时RT-Li皿x模块以满足对嵌入 式操作系统的实时性要求。基于嵌入式操作系统的硬件驱动和应用程序的开发是在交叉编 译环境中进行的，首先在PC机上开发，然后移植到目标机上进行调试并最终固化到目标机 上。权利要求一种数据传送总线变换方法，其特征是其包括如下步骤逐(子)帧接收遥测并行数据(BMK)，并把接收到的并行数据转换成串行数据；把串行数据进行无损压缩处理；把压缩过的数据通过以太网传递给上位机；上位机按照数据传输协议、产品的数据遥测协议解调出各类物理变量，记录并存储。测试人员通过上位机完成工作状态的远程设置与查询信息交互的任务。2. —种实现权利要求1所述数据传送总线变换方法的数据传送总线变换系统，其特征 是采用FPGA+DSP+ARM的高端架构作为实时信息处理平台，以以太网作为与上位机的通信 方式，其中FPGA作为DSP的协处理器，完成并行数本文档来自技高网...

【技术保护点】
一种数据传送总线变换方法，其特征是：其包括如下步骤：逐（子）帧接收遥测并行数据（ＢＭＫ），并把接收到的并行数据转换成串行数据；把串行数据进行无损压缩处理；把压缩过的数据通过以太网传递给上位机；上位机按照数据传输协议、产品的数据遥测协议解调出各类物理变量，记录并存储。测试人员通过上位机完成工作状态的远程设置与查询信息交互的任务。

【技术特征摘要】

【专利技术属性】
技术研发人员：李海峡，尹本玉，
申请(专利权)人：凯迈洛阳电子有限公司，
类型：发明
国别省市：41[中国|河南]