降低带状线远端串扰的方法、装置、电子设备和存储介质制造方法及图纸

本发明专利技术提供一种降低带状线远端串扰的方法、装置、电子设备和存储介质，属于计算机技术领域。其中，方法包括：获取目标印刷电路板的带状线材料参数的取值范围，带状线材料参数包括预浸料相对介电常数和芯板相对介电常数；基于带状线材料参数的取值范围，构造符合阻抗要求的多个不同的预浸料相对介电常数和芯板相对介电常数的比值工况下的带状线结构；针对每一符合阻抗要求的预浸料介电常数和芯板介电常数的比值工况下的带状线结构，分别计算远端串扰值，生成远端串扰数据矩阵；从远端串扰数据矩阵中确定幅值最小的远端串扰值对应的预浸料相对介电常数和芯板相对介电常数组合，本发明专利技术可降低远端串扰噪声，提升信号传输质量。提升信号传输质量。提升信号传输质量。

【技术实现步骤摘要】
降低带状线远端串扰的方法、装置、电子设备和存储介质


[0001]本专利技术涉及计算机
，尤其涉及一种降低带状线远端串扰的方法、装置、电子设备和存储介质。

技术介绍

[0002]随着印刷电路板(Printed circuit boards，PCB)的信号速率和信号密度的不断升高，传输线之间的间距也在不断减小，远端串扰噪声不断增加，因此在对印刷电路板布局布线时，如何降低远端串扰噪声成为亟待解决的问题。在相关技术中，降低带状线远端串扰噪声的方法主要有两种：一种是增大传输线之间的间距；另一种是缩短耦合长度。然而由于当前数字电路系统传输线之间的间距不断减小，对于服务器等拥有较多高速线的系统，传输线间距几乎没有可增大的空间；另外，对于高速串行计算机总线标准和双倍数据速率同步动态随机存取内存，由于存在等长原则，通常是几对或十几对传输线并行布线，很难为缩短耦合长度而分开布置传输线，这两种方法均存在一定的局限性，无法保证传输线的信号质量，设计效率较低、研发成本较高，且存在重新调整布线带来的错误风险。

技术实现思路

[0003]本专利技术提供一种降低带状线远端串扰的方法、装置、电子设备和存储介质，用以解决相关技术中传输线的信号质量较低、设计效率较低、研发成本较高，且存在重新调整布线带来的错误风险等缺陷。
[0004]第一方面，本专利技术提供一种降低带状线远端串扰的方法，包括：
[0005]获取目标印刷电路板的带状线材料参数的取值范围，所述带状线材料参数包括预浸料相对介电常数和芯板相对介电常数；/>[0006]基于所述带状线材料参数的取值范围，构造符合阻抗要求的多个不同的预浸料相对介电常数和芯板相对介电常数的比值工况下的带状线结构；
[0007]针对每一符合阻抗要求的预浸料介电常数和芯板介电常数的比值工况下的带状线结构，分别计算远端串扰值，生成远端串扰数据矩阵；
[0008]从所述远端串扰数据矩阵中确定幅值最小的远端串扰值对应的预浸料相对介电常数和芯板相对介电常数组合。
[0009]在一些实施例中，所述获取目标印刷电路板的带状线材料参数的取值范围，包括：
[0010]根据所述目标印刷电路板对应的板材耗损要求，从板材库中获取所述预浸料相对介电常数的第一取值范围和芯板相对介电常数的第二取值范围。
[0011]在一些实施例中，所述基于所述带状线材料参数的取值范围，构造符合阻抗要求的多个不同的预浸料相对介电常数和芯板相对介电常数的比值工况下的带状线结构，包括：
[0012]重复执行以下步骤，以生成多个参数组合：在所述第一取值范围内，对所述预浸料相对介电常数进行调整，在所述第二取值范围内，对所述芯板相对介电常数进行调整，生成
一个参数组合，其中，每一参数组合对应一个调整后的预浸料相对介电常数和一个调整后的芯板相对介电常数；
[0013]分别计算每个参数组合对应的带状线阻抗；
[0014]将计算得到的带状线阻抗与系统要求的带状线阻抗进行比较，在所述计算得到的带状线阻抗与系统要求的带状线阻抗之间的差值小于预设阈值的情况下，将所述计算得到的带状线阻抗对应的参数组合筛选出来；
[0015]基于筛选出来的参数组合，构造符合阻抗要求的多个不同的预浸料相对介电常数和芯板相对介电常数的比值工况下的带状线结构。
[0016]在一些实施例中，所述在所述第一取值范围内，对所述预浸料相对介电常数进行调整，在所述第二取值范围内，对所述芯板相对介电常数进行调整，包括：
[0017]以所述预浸料相对介电常数与所述芯板相对介电常数的比值等于1为基准，在所述第一取值范围内，增大所述预浸料相对介电常数，在所述第二取值范围内，减小所述芯板相对介电常数；或者，
[0018]以所述预浸料相对介电常数与所述芯板相对介电常数的比值等于1为基准，在所述第一取值范围内，减小所述预浸料相对介电常数，在所述第二取值范围内，增大所述芯板相对介电常数。
[0019]在一些实施例中，所述针对每一符合阻抗要求的预浸料介电常数和芯板介电常数的比值工况下的带状线结构，分别计算远端串扰值，生成远端串扰数据矩阵，包括：
[0020]根据带状线远端串扰计算模型，分别计算每一符合阻抗要求的预浸料相对介电常数和芯板相对介电常数的比值工况下的带状线结构对应的远端串扰值；
[0021]基于每一符合阻抗要求的预浸料相对介电常数和芯板相对介电常数的比值工况下的带状线结构的远端串扰值，生成所述远端串扰数据矩阵。
[0022]在一些实施例中，所述方法还包括：
[0023]获取所述目标印刷电路板的带状线结构参数，以及所述预浸料相对介电常数的初始值和所述芯板相对介电常数的初始值；
[0024]基于所述带状线结构参数、所述预浸料相对介电常数的初始值和所述芯板相对介电常数的初始值，在仿真软件中构造所述带状线远端串扰计算模型。
[0025]在一些实施例中，所述带状线结构参数，包括：带状线的线宽、带状线的线距、带状线的线厚度、预浸料的厚度和芯板的厚度。
[0026]第二方面，本专利技术还提供一种降低带状线远端串扰的装置，包括：
[0027]第一获取单元，用于获取目标印刷电路板的带状线材料参数的取值范围，所述带状线材料参数包括预浸料相对介电常数和芯板相对介电常数；
[0028]第一构造单元，用于基于所述带状线材料参数的取值范围，构造符合阻抗要求的多个不同的预浸料相对介电常数和芯板相对介电常数的比值工况下的带状线结构；
[0029]计算单元，用于针对每一符合阻抗要求的预浸料介电常数和芯板介电常数的比值工况下的带状线结构，分别计算远端串扰值，生成远端串扰数据矩阵；
[0030]确定单元，用于从所述远端串扰数据矩阵中确定幅值最小的远端串扰值对应的预浸料相对介电常数和芯板相对介电常数组合。
[0031]第三方面，本专利技术还提供一种电子设备，包括存储器、处理器及存储在存储器上并
可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如第一方面任一项所述降低带状线远端串扰的方法。
[0032]第四方面，本专利技术还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如第一方面任一项所述降低带状线远端串扰的方法。
[0033]第五方面，本专利技术还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现如第一方面任一项所述降低带状线远端串扰的方法。
[0034]本专利技术提供的一种降低带状线远端串扰的方法、装置、电子设备和存储介质，首先通过获取目标印刷电路板的带状线材料参数的取值范围，带状线材料参数包括预浸料相对介电常数和芯板相对介电常数；其次基于带状线材料参数的取值范围，构造符合阻抗要求的多个不同的预浸料相对介电常数和芯板相对介电常数的比值工况下的带状线结构；进一步针对每一符合阻抗要求的预浸料介电常数和芯板介电常数的比值工况下的带状线结构，分别计算远端串扰值，生成远端串扰数据矩阵；然后从远本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种降低带状线远端串扰的方法，其特征在于，包括：获取目标印刷电路板的带状线材料参数的取值范围，所述带状线材料参数包括预浸料相对介电常数和芯板相对介电常数；基于所述带状线材料参数的取值范围，构造符合阻抗要求的多个不同的预浸料相对介电常数和芯板相对介电常数的比值工况下的带状线结构；针对每一符合阻抗要求的预浸料介电常数和芯板介电常数的比值工况下的带状线结构，分别计算远端串扰值，生成远端串扰数据矩阵；从所述远端串扰数据矩阵中确定幅值最小的远端串扰值对应的预浸料相对介电常数和芯板相对介电常数组合。2.根据权利要求1所述的降低带状线远端串扰的方法，其特征在于，所述获取目标印刷电路板的带状线材料参数的取值范围，包括：根据所述目标印刷电路板对应的板材耗损要求，从板材库中获取所述预浸料相对介电常数的第一取值范围和芯板相对介电常数的第二取值范围。3.根据权利要求2所述的降低带状线远端串扰的方法，其特征在于，所述基于所述带状线材料参数的取值范围，构造符合阻抗要求的多个不同的预浸料相对介电常数和芯板相对介电常数的比值工况下的带状线结构，包括：重复执行以下步骤，以生成多个参数组合：在所述第一取值范围内，对所述预浸料相对介电常数进行调整，在所述第二取值范围内，对所述芯板相对介电常数进行调整，生成一个参数组合，其中，每一参数组合对应一个调整后的预浸料相对介电常数和一个调整后的芯板相对介电常数；分别计算每个参数组合对应的带状线阻抗；将计算得到的带状线阻抗与系统要求的带状线阻抗进行比较，在所述计算得到的带状线阻抗与系统要求的带状线阻抗之间的差值小于预设阈值的情况下，将所述计算得到的带状线阻抗对应的参数组合筛选出来；基于筛选出来的参数组合，构造符合阻抗要求的多个不同的预浸料相对介电常数和芯板相对介电常数的比值工况下的带状线结构。4.根据权利要求3所述的降低带状线远端串扰的方法，其特征在于，所述在所述第一取值范围内，对所述预浸料相对介电常数进行调整，在所述第二取值范围内，对所述芯板相对介电常数进行调整，包括：以所述预浸料相对介电常数与所述芯板相对介电常数的比值等于1为基准，在所述第一取值范围内，增大所述预浸料相对介电常数，在所述第二取值范围内，减小所述芯板相对介电常数；或者，以所述预浸料相对介电常数与所述芯板相对介电常数的比值等于1为基准，在...

【专利技术属性】
技术研发人员：赵伟康，杨才坤，慈潭龙，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：