封装结构及其制作方法技术

本申请提供一种封装结构的制作方法，包括以下步骤：提供第一封装基板，包括第一基板以及间隔设置于第一基板的至少一第一电子元件和至少一导电柱，第一基板包括相对设置的第一线路层和第二线路层，第一线路层包括第一连接垫，导电柱的一端连接第一连接垫；提供第二封装基板，包括第二基板和设置于第二基板的至少一第二电子元件，第二基板包括相对设置的第三线路层和第四线路层，第三线路层上包括第二连接垫，第四线路层上包括第三连接垫；将导电柱连接于第三连接垫，第一电子元件和第二电子元件相对设置，导电柱的高度大于第一电子元件和第二电子元件的厚度之和；设置导线连接第一连接垫和第二连接垫，获得封装结构。本申请还提供一种封装结构。供一种封装结构。供一种封装结构。

【技术实现步骤摘要】
封装结构及其制作方法


[0001]本申请涉及电路板
，尤其涉及一种封装结构及其制作方法。

技术介绍

[0002]在电路板上贴装元器件时，为了增大电路板的面积以使其贴装的元器件的数量达到要求，通常采用两块电路板叠设的方式，两块叠设的电路板之间再采用转接板连接。
[0003]一般情况下，转接板中间镂空以留出两块电路板上的器件位置，同时在该转接板靠近边缘的部分通过机械钻孔方式设置导通孔，再通过孔壁金属化的方式与两块电路板进行电性连接。然而，因转接板本身的基板厚度较小以及钻孔工艺的限制，这种方式很难实现两电路板上元器件的微小间距(fine pitch)，因而不能满足目前对于贴装器件高集成密度的需求。

技术实现思路

[0004]有鉴于此，本申请提供一种封装结构的制作方法，以解决上述问题。
[0005]另，还有必要提供一种由上述制作方法制得的封装结构。
[0006]本申请一实施例提供一种封装结构的制作方法，包括以下步骤：
[0007]提供第一封装基板，所述第一封装基板包括第一基板以及间隔设置于所述第一基板的至少一第一电子元件和至少一导电柱，所述第一基板包括相对设置的第一线路层和第二线路层，所述第一线路层包括第一连接垫，所述至少一导电柱的一端连接所述第一连接垫；
[0008]于所述第一封装基板上设置一第二封装基板，所述第二封装基板包括第二基板和设置于所述第二基板的至少一第二电子元件，所述第二基板包括相对设置的第三线路层和第四线路层，所述第三线路层上包括第二连接垫，所述第四线路层上包括第三连接垫；
[0009]将所述至少一导电柱的另一端连接于所述第二封装基板的第三连接垫，所述至少一第一电子元件和所述至少一第二电子元件相对设置，所述导电柱的高度大于所述至少一第一电子元件和所述至少一第二电子元件的厚度之和；
[0010]于所述第一连接垫和所述第二连接垫设置导线连接，获得所述封装结构。
[0011]在一实施方式中，所述第二基板的横截面面积小于所述第一基板的横截面面积。
[0012]在一实施方式中，所述导电柱的数量大于三个，且所述导电柱间隔设置于所述第一基板的边缘。
[0013]在一实施方式中，所述第一封装基板的制作方法包括以下步骤：
[0014]于所述第一线路层和第二线路层上分别设置第一保护层和第二保护层，所述第一保护层避开所述第一焊垫设置，所述第一保护层上设有第一开口，所述第一线路层暴露于所述第一开口形成所述第一连接垫；
[0015]于所述第一连接垫上设置所述至少一导电柱，获得所述第一封装基板。
[0016]在一实施方式中，步骤“于所述第一连接垫上设置所述至少一导电柱”包括：
[0017]于所述第一线路层上设置干膜，对所述干膜进行曝光显影以形成感光图样，所述感光图样具有通孔，部分所述第一连接垫于所述通孔的底部露出；以及
[0018]于所述通孔柱填充导电膏，形成所述导电柱。
[0019]在一实施方式中，所述第二封装基板的制作方法包括以下步骤：
[0020]于所述第三线路层和第四线路层上分别设置第三保护层和第四保护层，所述第三保护层上设有第二开口，所述第三线路层暴露于所述第二开口形成所述第二连接垫；所述第四保护层上设有第三开口，所述第四线路层暴露于所述第三开口形成所述第三连接垫。
[0021]在一实施方式中，步骤“于所述第一连接垫和所述第二连接垫设置导线”后，还包括：
[0022]于所述第一封装基板上设置封装体，所述封装体包覆所述第二封装基板及所述第一封装基板的第一线路层，获得所述封装结构。
[0023]本申请一实施例还提供一种封装结构，包括：
[0024]第一封装基板，包括第一基板以及间隔设置于所述第一基板的至少一第一电子元件和至少一导电柱，所述第一基板包括相对设置的第一线路层和第二线路层，所述第一线路层包括第一连接垫；
[0025]第二封装基板，包括第二基板和设置于所述第二基板的至少一第二电子元件，所述第二基板包括相对设置的第三线路层和第四线路层，所述第三线路层上包括第二连接垫，所述第四线路层上包括第三连接垫；
[0026]所述至少一导电柱电性连接于所述第二封装基板的第三连接垫，所述至少一第一电子元件和所述至少一第二电子元件相对设置，所述导电柱的高度大于所述至少一第一电子元件和所述至少一第二电子元件的厚度之和；
[0027]导线，电性连接于所述第一连接垫和所述第二连接垫；
[0028]在一实施方式中，所述封装结构还包括封装体，所述封装体包覆所述第二封装基板及所述第一封装基板的第一线路层。
[0029]在一实施方式中，所述第二基板的横截面面积小于所述第一基板的横截面面积；所述导电柱的数量大于三个，且所述导电柱间隔设置于所述第一基板的边缘。
[0030]本申请中，通过采用引线键合(wire bonding)设置导线，结合导电柱的方式连接所述第一封装基板和第二封装基板。所述导电柱一方面可以实现所述第一封装基板和第二封装基板的电性连接，另一方面起到支撑作用。而采用导线，因占用面积小，可进一步实现微小间距(fine pitch)连接，从而满足封装结构中的贴装器件高集成密度的需求。
附图说明
[0031]图1是本申请一实施例提供的第一基板的结构示意图。
[0032]图2是在图1所示的第一基板中开设第一导通体以及形成第一线路层和第二线路层后的结构示意图。
[0033]图3是在图2所示的第一线路层和第二线路层上分别形成第一保护层和第二保护层的结构示意图。
[0034]图4是将图3所示的第一焊垫上设置第一电子元件的结构示意图。
[0035]图5是在图4所示的第一线路层形成干膜后的结构示意图。
[0036]图6是在图5所示的干膜上形成通孔后的结构示意图。
[0037]图7是在图6所示的第一通孔中形成导电柱后的结构示意图。
[0038]图8是在图7所示的第一线路层上去除干膜后的结构示意图。
[0039]图9是本申请一实施例提供的第二基板的结构示意图。
[0040]图10是在图9所示的第二基板中开设第二导通体以及形成第三线路层和第四线路层后的结构示意图。
[0041]图11是在图10所示的第三线路层和第四线路层上分别形成第三保护层和第四保护层的结构示意图。
[0042]图12是在图11所示的第二焊垫和第三焊垫上贴合第二电子元件和第三电子元件后的结构示意图。
[0043]图13是将图8所示的第一封装基板和图12所示的第二封装基板连接后的结构示意图。
[0044]图14是将图13所示的连接板结构进行封装形成封装结构后的结构示意图。
[0045]主要元件符号说明
[0046]第一封装基板
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
100
[0047]第一基板
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
10
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装结构的制作方法，其特征在于，包括以下步骤：提供第一封装基板，所述第一封装基板包括第一基板以及间隔设置于所述第一基板的至少一第一电子元件和至少一导电柱，所述第一基板包括相对设置的第一线路层和第二线路层，所述第一线路层包括第一连接垫，所述至少一导电柱的一端连接所述第一连接垫；于所述第一封装基板上设置一第二封装基板，所述第二封装基板包括第二基板和设置于所述第二基板的至少一第二电子元件，所述第二基板包括相对设置的第三线路层和第四线路层，所述第三线路层上包括第二连接垫，所述第四线路层上包括第三连接垫；将所述至少一导电柱的另一端连接于所述第二封装基板的第三连接垫，所述至少一第一电子元件和所述至少一第二电子元件相对设置，所述导电柱的高度大于所述至少一第一电子元件和所述至少一第二电子元件的厚度之和；于所述第一连接垫和所述第二连接垫设置导线连接，获得所述封装结构。2.如权利要求1所述的封装结构的制作方法，其特征在于，所述第二基板的横截面面积小于所述第一基板的横截面面积。3.如权利要求1所述的封装结构的制作方法，其特征在于，所述导电柱的数量大于三个，且所述导电柱间隔设置于所述第一基板的边缘。4.如权利要求1所述的封装结构的制作方法，其特征在于，所述第一封装基板的制作方法包括以下步骤：于所述第一线路层和第二线路层上分别设置第一保护层和第二保护层，所述第一保护层避开所述第一焊垫设置，所述第一保护层上设有第一开口，所述第一线路层暴露于所述第一开口形成所述第一连接垫；于所述第一连接垫上设置所述至少一导电柱，获得所述第一封装基板。5.如权利要求4所述的封装结构的制作方法，其特征在于，步骤“于所述第一连接垫上设置所述至少一导电柱”包括：于所述第一线路层上设置干膜，对所述干膜进行曝光显影以形成感光图样，所述感光图样具有通孔，部分所述第一连接垫于所述通...

【专利技术属性】
技术研发人员：彭满芝，刘瑞武，
申请(专利权)人：庆鼎精密电子淮安有限公司，
类型：发明
国别省市：