开关电路制造技术

本发明专利技术提供一种开关电路。该开关电路包括：发射支路和接收支路；发射支路的输出端口与接收支路的输入端口连接，作为公共端口；发射支路包括：电感L1、第一并联谐振模块、第二并联谐振模块和晶体管M1；电感L1的一端连接公共端口，电感L1的另一端连接发射支路的输入端口；第一并联谐振模块的第一端连接在电感L1的另一端和发射支路的输入端口之间，第一并联谐振模块的第二端连接晶体管M1的漏极；晶体管M1的源极连接第二并联谐振模块的第一端，第二并联谐振模块的第二端接地；晶体管M1的栅极连接预设控制电压。本发明专利技术能够提高了发射支路的线性度。性度。性度。

【技术实现步骤摘要】
开关电路


[0001]本专利技术涉及电路控制
，尤其涉及一种开关电路。

技术介绍

[0002]射频开关作为无线通信系统中的关键模块，有选择的把发射机或接收机与天线连接，使收发支路可以工作在同一个频率范围，并防止接收支路与发射支路的大功率信号相互干扰，目前几乎每一个无线应用产品，如移动电话、WLAN、导航系统、蓝牙配件及遥控车门开关等，都需要用到射频开关。无线通信技术的发展也为射频开关的性能提高带来了新的挑战，如更低的插入损耗、更高的隔离性能、更大的线性度、更小的尺寸以及更廉价的成本等。

技术实现思路

[0003]本专利技术实施例提供了一种开关电路，以实现更大的线性度。
[0004]第一方面，本专利技术实施例提供了一种开关电路，包括：发射支路和接收支路；
[0005]所述发射支路的输出端口与所述接收支路的输入端口连接，作为公共端口；
[0006]所述发射支路包括：电感L1、第一并联谐振模块、第二并联谐振模块和晶体管M1；
[0007]所述电感L1的一端连接所述公共端口，所述电感L1的另一端连接所述发射支路的输入端口；
[0008]所述第一并联谐振模块的第一端连接在所述电感L1的另一端和所述发射支路的输入端口之间，所述第一并联谐振模块的第二端连接所述晶体管M1的漏极；
[0009]所述晶体管M1的源极连接所述第二并联谐振模块的第一端，所述第二并联谐振模块的第二端接地；所述晶体管M1的栅极连接预设控制电压。
[0010]在一种可能的实现方式中，所述接收支路包括：电感L2、晶体管M2、晶体管M3和电感L3；
[0011]所述电感L2的一端连接所述公共端口，所述电感L2的另一端分别连接所述晶体管M2的漏极、所述晶体管M3的漏极和所述电感L3的一端后连接所述接收支路的输出端口；
[0012]所述晶体管M2的源极与所述电感L3的另一端连接后接地，所述晶体管M3的源极接地；
[0013]所述晶体管M2的栅极和所述晶体管M3的栅极连接所述预设控制电压。
[0014]在一种可能的实现方式中，所述发射支路还包括：电感L4；
[0015]所述电感L4的一端分别连接所述电感L1的另一端和所述第一并联谐振模块的第一端，所述电感L4的另一端连接所述发射支路的输入端口。
[0016]在一种可能的实现方式中，所述第一并联谐振模块包括：电容C1和电感L5；
[0017]所述电容C1的一端与所述电感L5的一端连接后作为所述第一并联谐振模块的第一端，所述电容C1的另一端与所述电感L5的另一端连接后作为所述第一并联谐振模块的第二端；
[0018]所述第二并联谐振模块包括：电容C2和电感L6；
[0019]所述电容C2的一端与所述电感L6的一端连接后作为所述第二并联谐振模块的第一端，所述电容C2的另一端与所述电感L6的另一端连接后作为所述第二并联谐振模块的第二端。
[0020]在一种可能的实现方式中，所述接收支路还包括：电感L7和电感L8；
[0021]所述电感L7的一端连接分别连接所述电感L2的另一端、所述晶体管M2的漏极和所述电感L3的一端，所述电感L7的另一端连接所述晶体管M3的漏极；
[0022]所述电感L8的一端分别连接所述电感L7的另一端和所述晶体管M3的漏极，所述电感L8的另一端连接所述接收支路的输出端口。
[0023]在一种可能的实现方式中，还包括电感L9；
[0024]所述电感L9的一端连接所述公共端口，所述电感L9的另一端分别连接所述电感L2的一端和所述电感L6的一端。
[0025]在一种可能的实现方式中，所述电感L1、所述电感L2、所述电感L3、所述电感L4、所述电感L5、所述电感L6、所述电感L7、所述电感L8和所述电感L9均为微带线。
[0026]在一种可能的实现方式中，所述晶体管M1、所述晶体管M2和所述晶体管M3为pHEMT晶体管。
[0027]在一种可能的实现方式中，所述预设控制电压为0V或小于
‑
2V；
[0028]当所述预设控制电压为0V时，所述发射支路导通，所述接收支路断开；
[0029]当所述预设控制电压为小于
‑
2V时，所述接收支路导通，所述发射支路断开。
[0030]本专利技术实施例提供一种开关电路，通过发射支路上的第一并联谐振模块和第二并联谐振模块形成两级并联谐振模块，在发射支路工作时，两级并联谐振模块在工作频带内为高阻状态，消耗大部分电压信号，使得设置在第一并联谐振模块和第二并联谐振模块之间的晶体管M3不压缩，从而提高了发射支路的线性度。
附图说明
[0031]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0032]图1是本专利技术实施例提供的开关电路的示意图；
[0033]图2是本专利技术实施例提供的导通状态PHEMT晶体管电流电压特性曲线的示意图；
[0034]图3是本专利技术另一实施例提供的开关电路的示意图；
[0035]图4
‑
1是本专利技术实施例提供的开关电路中25～27GHz工作频带内的0.1dB压缩点的示意图；
[0036]图4
‑
2是本专利技术实施例提供的发射支路插入损耗示意图；
[0037]图4
‑
3是本专利技术实施例提供的接收支路插入损耗示意图；
[0038]图4
‑
4是本专利技术实施例提供的开关电路的收发隔离度示意图。
具体实施方式
[0039]以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本专利技术实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本专利技术。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本专利技术的描述。
[0040]为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图通过具体实施例来进行说明。
[0041]图1为本专利技术实施例提供的一种开关电路的示意图，详述如下：发射支路1和接收支路2；
[0042]发射支路1的输出端口与接收支路2的输入端口连接，作为公共端口3；
[0043]发射支路1包括：电感L1、第一并联谐振模块11、第二并联谐振模块12和晶体管M1；
[0044]电感L1的一端连接公共端口3，电感L1的另一端连接发射支路1的输入端口；
[0045]第一并联谐振模块11的第一端连接在电感L1的另一端和发射支路1的输入端口13之间，第一并联谐振模块11的第二端连接晶体管M1的漏极；
[0046]晶体管M1的源极连接第二并联谐振模块12的第一端，第二并联谐本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种开关电路，其特征在于，包括：发射支路和接收支路；所述发射支路的输出端口与所述接收支路的输入端口连接，作为公共端口；所述发射支路包括：电感L1、第一并联谐振模块、第二并联谐振模块和晶体管M1；所述电感L1的一端连接所述公共端口，所述电感L1的另一端连接所述发射支路的输入端口；所述第一并联谐振模块的第一端连接在所述电感L1的另一端和所述发射支路的输入端口之间，所述第一并联谐振模块的第二端连接所述晶体管M1的漏极；所述晶体管M1的源极连接所述第二并联谐振模块的第一端，所述第二并联谐振模块的第二端接地；所述晶体管M1的栅极连接预设控制电压。2.根据权利要求1所述的开关电路，其特征在于，所述接收支路包括：电感L2、晶体管M2、晶体管M3和电感L3；所述电感L2的一端连接所述公共端口，所述电感L2的另一端分别连接所述晶体管M2的漏极、所述晶体管M3的漏极和所述电感L3的一端后连接所述接收支路的输出端口；所述晶体管M2的源极与所述电感L3的另一端连接后接地，所述晶体管M3的源极接地；所述晶体管M2的栅极和所述晶体管M3的栅极连接所述预设控制电压。3.根据权利要求2所述的开关电路，其特征在于，所述发射支路还包括：电感L4；所述电感L4的一端分别连接所述电感L1的另一端和所述第一并联谐振模块的第一端，所述电感L4的另一端连接所述发射支路的输入端口。4.根据权利要求3所述的开关电路，其特征在于，所述第一并联谐振模块包括：电容C1和电感L5；所述电容C1的一端与所述电感L5的一端连接后作为所述第一并联谐振模块的第一端，所述电容C1的另一端与所述电感L...

【专利技术属性】
技术研发人员：王晓阳，许春良，刘会东，崔璐，潘旭，
申请(专利权)人：中国电子科技集团公司第十三研究所，
类型：发明
国别省市：