频率输出型传感器输出频率增量的测量装置制造方法及图纸

本实用新型专利技术涉及一种频率输出型传感器输出频率增量的测量装置，待测频率单元与可编程逻辑器件内设的频率粗测单元、减法运算单元及频率合成单元依次相连接，频率合成单元的另一输入端与外设的基准频率单元相连接，频率合成单元的输出端及待测频率单元分别连接到逻辑混频单元的两输入端，逻辑混频单元的两输出端、加法运算单元及外设的幅值调整单元、低通滤波单元及整形电路单元依次相连接，整形电路单元的输出端及基准频率单元的输出端分别连接到差频测量单元的两输入端，差频测量单元通过显示译码单元连接到频率显示单元。本实用新型专利技术实现了对频率输出型传感器输出频率中增量部分的测量功能，提高了测量的分辨力和精度，保证了测量装置的稳定性。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于信号处理领域，尤其是一种频率输出型传感器输出频率增量的测量装置。
技术介绍
频率输出型传感器的输出信号通常带有几十KHz 几MHz的中心频率，该中心频率是固定的，不随测量参数的变化而变化，测量参数引起输出频率的变化量通常不超过中 心频率的10%。现有的频率测量方法通常是对传感器输出的绝对频率进行测量，例如(1) 记数法该方法一般以秒作为间门对待测频率进行计数，其存在的问题是士1的计数误 差，对小频率增量的分辨力低，虽然可以通过延长闸门时间来满足分辨力的要求，但是降低 了传感器的实时性；(2)周期法该方法以待测频率的一个或多个周期作为闸门并对一个 已知频率进行计数，其存在的问题是士1的计数误差，要提高对小频率增量的分辨力，测 量电路的计数速度应很高，实际应用中很难满足，其分辨力还随待测频率的增加而降低，虽 然通过更多周期作为闸门可满足分辨力的要求，但同样降低了传感器的实时性。因此，采用 绝对频率对频率输出型传感器输出的测量存在着实时性差、分辨力低而导致测量精度低等 问题。
技术实现思路
本技术的目的在于克服现有技术的不足，提供一种实时性强、高分辨力、高精 度的频率输出型传感器输出频率增量的测量装置。本技术解决其技术问题是采取以下技术方案实现的一种频率输出型频率输出型传感器输出频率增量的测量装置，包括可编程逻辑器 件及其连接的待测频率单元、频率显示输出单元，可编程逻辑单元由频率粗测单元、减法运 算单元、频率合成单元、逻辑混频单元、加法运算单元、差频测量单元及译码单元构成，待测 频率单元、频率粗测单元、减法运算单元及频率合成单元依次相连接，频率合成单元的另一 输入端与外设的基准频率单元相连接，频率合成单元的输出端及待测频率单元分别连接到 逻辑混频单元的两输入端，逻辑混频单元的两输出端与加法运算单元相连接，加法运算单 元与外设的幅值调整单元、低通滤波单元及整形电路单元依次相连接，整形电路单元的输 出端及基准频率单元的输出端分别连接到差频测量单元的两输入端，差频测量单元通过显 示译码单元连接到频率显示单元。而且，所述的差频测量单元还通过输出调整单元与外设的备用接口相连接。而且，所述的差频测量单元的输出端及频率合成单元的输出端分别连接到频率加 法单元，频率加法单元的输出端与显示译码单元相连接。而且，所述的频率加法单元的输出端还通过输出调整单元与外设的备用接口相连 接。而且，所述的逻辑混频单元由两混频器、两移相电路连接构成，待测频率单元及合成频率单元分别与第一混频器的两输入端相连接，该待测频率单元及合成频率单元还分别通过各自的移相电路与第二混频器的两输入端相连接。 而且，所述的减法运算单元为频率粗测单元的输出频率值与一固定频率值的相减 运算。 而且，所述的低通滤波单元为一阶滤波器或二阶滤波器。而且，所述的可编程逻辑单元为FPGA、ASIC或CPLD。本技术的优点和积极效果是1、本测量装置主要由可编程逻辑器件构成，在可编程逻辑器件内通过各个功能单 元实现对频率输出型传感器输出频率增量的测量功能，解决了高分辨力(0. OOlHz)要求下 的频率变化量测量问题，从而大大提高了传感器测量的分辨力和精度。2、本测量装置在可编程逻辑器件内使用逻辑混频单元对待测频率及合成频率进 行混频处理，然后使用加法器对混频器的输出进行相加处理，大大地降低了谐波合成项对 差频信号的影响，因此使用简单的一阶滤波器或二阶滤波器便可满足滤波要求，解决了生 产中滤波电路阻容匹配难题，提高了测试装置热稳定性，降低了测试装置的成本。3、本技术设计合理，其采用由可编程逻辑器件构成的测试装置实现了对频率 输出型传感器输出频率增量的测量功能，大大提高了传感器测量的分辨力和精度，保证了 测量装置的稳定工作，降低了测试装置的成本。附图说明图1是技术的电路方框图；图2是逻辑混频单元的电路原理图。具体实施方式以下结合附图对本技术实施例做进一步详述。一种频率输出型传感器输出频率增量的测量装置，如图1所示，包括一可编程逻 辑器件，该可编程逻辑器件可以是FPGA、ASIC、CPLD或其他可编程逻辑器件。可编程逻辑器 件通过其输入输出端口连接待测频率单元、频率显示单元。可编程逻辑单元由频率粗测单 元、减法运算单元、频率合成单元、逻辑混频单元、加法运算单元、差频测量单元及译码单元 构成，待测频率单元、频率粗测单元、加法运算单元及频率合成单元依次相连接，频率合成 单元的另一输入端与外设的基准频率单元相连接，频率合成单元的输出端及待测频率单元 的输出端分别连接到逻辑混频单元的两输入端，逻辑混频单元的两输出端与加法运算单元 相连接，加法运算单元与外设的幅值调整单元、低通滤波单元及整形电路单元依次相连接， 整形电路单元的输出端及基准频率单元的输出端分别连接到差频测量单元的两输入端，差 频测量单元的输出端通过译码单元与显示单元相连接。本技术的关键在于逻辑混频单元及其连接的加法器，如图2所示，逻辑混频 单元由两混频器、两移相电路连接构成，待测频率及合成频率分别与第一混频器的两输入 端相连接，该待测频率及合成频率还分别通过各自的移相电路与第二混频器的两输入端相 连接。上述混频器可以采用异或门电路，也可以采用同或非门电路。两个移相电路由触发 器构成，也可由触发器和外设的微分电路、晶体管、可变电流源构成。每个逻辑混频单元的输出端分别连接到加法器的两个输入端，由加法器对两混频器的输出进行相加处理，消除 了部分谐波合成项并简化了滤波电路，为准数字信号输出型传感器的高分辨力、高精度测 量提供了基础，同时解决了生产中滤波电路阻容匹配难题。由于采用上述的逻辑混频单元 及加法器，消除了部分谐波合成项并简化了滤波电路，其后采用的低通滤波单元为一阶滤 波器或二阶滤波器，因此为频率输出型传感器的高分辨力、高精度测量提供了基础。上述测量装置的测量结果是频率增量值(相对频率)，该频率增量值是通过显示 译码单元后由外设的频率显示单元进行显示的。测量结果也可以通过频率加法单元得到绝 对频率值，其技术方案是差频测量单元的输出端及频率合成单元的输出端分别连接到频 率加法单元的两输入端上，频率加法单元将差频测量单元的输出结果与频率合成单元的输 出结果相加得到绝对频率值，并通过显示译码单元连接到频率输出显示单元上显示绝对频 率值。本技术还可以将上述测量结果通过输出调整单元连接一备用接口，即通过差 频测量单元或频率加法单元通过输出调整单元与备用接口相连接，该备用接口与其他设备 连接并通过其他设备对测量结果进行相应的处理。本技术的工作原理待测频率fs为传感器输出的占空比为(接近)50%的方 波。频率粗测单元对fs进行粗测，得到粗侧值f。；通过减法运算单元对粗测值f。与固定频 率值C相减，得到值f。-c ；频率合成单元以基准频率&产生一频率接近f。-c值的频率信号将和4在混频器ι内进行混频，4和fs移相各自周期的四分之一后在混频器2内进 行混频；两混频器的输出结果由加法器进行加法运算；加法器结果输出和进位输出在幅值 调整单元中进行电压幅值调整；低通滤波单元对幅值调整单元的结果进行低通滤波；整形 电路单元将滤波后的频率调整成矩形波，此矩形波的频率值为|fs-fK| ；本文档来自技高网...

【技术保护点】
一种频率输出型频率输出型传感器输出频率增量的测量装置，包括可编程逻辑器件及其连接的待测频率单元、频率显示输出单元，其特征在于：可编程逻辑单元由频率粗测单元、减法运算单元、频率合成单元、逻辑混频单元、加法运算单元、差频测量单元及译码单元构成，待测频率单元、频率粗测单元、减法运算单元及频率合成单元依次相连接，频率合成单元的另一输入端与外设的基准频率单元相连接，频率合成单元的输出端及待测频率单元分别连接到逻辑混频单元的两输入端，逻辑混频单元的两输出端与加法运算单元相连接，加法运算单元与外设的幅值调整单元、低通滤波单元及整形电路单元依次相连接，整形电路单元的输出端及基准频率单元的输出端分别连接到差频测量单元的两输入端，差频测量单元通过显示译码单元连接到频率显示单元。

【技术特征摘要】

【专利技术属性】
技术研发人员：张伟玉，董晋峰，赵金才，
申请(专利权)人：天津农学院，
类型：实用新型
国别省市：12[中国|天津]