本申请提供一种PCIE拓扑切换系统、方法及智能服务器，该系统包括：主控制器、CPLD及交换芯片；CPLD及交换芯片部署在GPU主板；主控制器用于根据当前PCIE拓扑切换需求，向CPLD发送PCIE拓扑切换信号；CPLD用于在接收到PCIE拓扑切换信号后，生成对应的交换请求信号，并将交换请求信号发送至交换芯片；交换芯片用于根据接收到的交换请求信号，确定智能服务器的目标PCIE拓扑，并按照目标PCIE拓扑与GPU建立相应的链路连接。上述方案提供的系统，通过使主控制器、CPLD及交换芯片之间实现信号传输，实现在不增设任何芯片的情况下，进行PCIE拓扑切换，从而降低了智能服务器的PCIE拓扑切换成本。本。本。
【技术实现步骤摘要】
一种PCIE拓扑切换系统、方法及智能服务器
[0001]本申请涉及计算机
，尤其涉及一种PCIE拓扑切换系统、方法及智能服务器。
技术介绍
[0002]随着计算机技术的飞速发展，目前已研发出设有GPU模组的智能服务器，智能服务器的灵活性和可拓展性使它们在支持和运行各种不同AI技术时变得非常有效，可满足数据分析智能成像、图形渲染及机器学习等需求。为了使智能服务器满足各种性能要求，提出了多种PCIE拓扑结构，以使智能服务器能够根据当前性能需求，切换PCIE拓扑。
[0003]在现有技术中，通常是在智能服务器增加芯片组，基于芯片组进行PCIE拓扑的切换和识别。但是，若智能服务器的GPU数量增加，芯片模组的芯片数也需要随之增加，也就增加了智能服务器的PCIE拓扑切换成本。
技术实现思路
[0004]本申请提供一种PCIE拓扑切换系统、方法及智能服务器，以解决现有技术增加了智能服务器的PCIE拓扑切换成本等缺陷。
[0005]本申请第一个方面提供一种PCIE拓扑切换系统，包括：主控制器、CPLD及交换芯片；所述CPLD及交换芯片部署在GPU主板；
[0006]所述主控制器用于根据当前PCIE拓扑切换需求，向所述CPLD发送PCIE拓扑切换信号；
[0007]所述CPLD用于在接收到所述PCIE拓扑切换信号后，生成对应的交换请求信号，并将所述交换请求信号发送至所述交换芯片；
[0008]所述交换芯片用于根据接收到的交换请求信号，确定智能服务器的目标PCIE拓扑，并按照所述目标PCIE拓扑与GPU建立相应的链路连接。
[0009]可选的，所述主控制器部署于CPU主板，所述CPU主板还包括MCIO连接器；
[0010]所述主控制器通过所述MCIO连接器，向所述CPLD发送PCIE拓扑切换信号。
[0011]可选的，所述主控制器，具体用于：
[0012]根据所述CPU主板的当前线缆连接情况，确定所述CPU主板的当前控制逻辑；
[0013]根据所述CPU主板的当前控制逻辑，确定所述CPU主板的目标应用场景；
[0014]根据所述CPU主板的目标应用场景，确定当前PCIE拓扑切换需求；
[0015]按照预设的各种PCIE拓扑的切换信号编码定义，生成所述当前PCIE拓扑切换需求对应的PCIE拓扑切换信号；
[0016]通过若干个所述MCIO连接器，将所述PCIE拓扑切换信号发送至所述CPLD；
[0017]其中，所述PCIE拓扑切换信号包括若干个电平信号，每个所述MCIO连接器每次发送一个电平信号。
[0018]可选的，所述CPLD与交换芯片之间设有mos管；
[0019]所述CPLD基于所述mos管向所述交换芯片发送交换请求信号。
[0020]可选的，所述CPLD，具体用于：
[0021]根据接收到的所述PCIE拓扑切换信号，确定智能服务器的目标PCIE拓扑；
[0022]按照预设的各种PCIE拓扑的请求信号编码定义，生成所述目标PCIE拓扑的交换请求信号；
[0023]基于若干个所述mos管，将所述交换请求信号发送至所述交换芯片；
[0024]其中，所述PCIE拓扑切换信号包括若干个电平信号。
[0025]可选的，所述CPLD，具体用于：
[0026]按照所述mos管的信号传输标准，为所述交换请求信号进行加压处理；得到加压后的交换请求信号；
[0027]按照所述交换芯片的信号接收端口规格，对所述加压后的交换请求信号进行电平调节，得到目标交换请求信号；
[0028]基于若干个所述mos管，将所述目标交换请求信号发送至所述交换芯片。
[0029]可选的，所述交换芯片与GPU主板上的若干个GPU连接，所述交换芯片，具体用于：
[0030]按照预设的各种PCIE拓扑的交换信号的解析标准，根据接收到的交换请求信号，确定所述智能服务器的目标PCIE拓扑；
[0031]将当前线缆配置切换为所述目标PCIE拓扑，以按照所述目标PCIE拓扑与GPU建立相应的链路连接。
[0032]可选的，所述PCIE拓扑至少分为平衡拓扑、公共拓扑、级联拓扑、双上行拓扑及NTB拓扑五种类型。
[0033]本申请第二个方面提供一种PCIE拓扑切换方法，包括：
[0034]根据当前PCIE拓扑切换需求，向CPLD发送PCIE拓扑切换信号；以基于所述CPLD生成对应的交换请求信号，并将所述交换请求信号发送至交换芯片；
[0035]基于所述交换芯片根据所述交换请求信号，确定智能服务器的目标PCIE拓扑，并按照所述目标PCIE拓扑与GPU建立相应的链路连接。
[0036]可选的，所述根据当前PCIE拓扑切换需求，向CPLD发送PCIE拓扑切换信号，包括：
[0037]根据所述CPU主板的当前线缆连接情况，确定所述CPU主板的当前控制逻辑；
[0038]根据所述CPU主板的当前控制逻辑，确定所述CPU主板的目标应用场景；
[0039]根据所述CPU主板的目标应用场景，确定当前PCIE拓扑切换需求；
[0040]按照预设的各种PCIE拓扑的切换信号编码定义，生成所述当前PCIE拓扑切换需求对应的PCIE拓扑切换信号；
[0041]通过若干个所述MCIO连接器，将所述PCIE拓扑切换信号发送至所述CPLD；
[0042]其中，所述PCIE拓扑切换信号包括若干个电平信号，每个所述MCIO连接器每次发送一个电平信号。
[0043]可选的，所述基于所述CPLD生成对应的交换请求信号，并将所述交换请求信号发送至交换芯片，包括：
[0044]根据接收到的所述PCIE拓扑切换信号，确定智能服务器的目标PCIE拓扑；
[0045]按照预设的各种PCIE拓扑的请求信号编码定义，生成所述目标PCIE拓扑的交换请求信号；
[0046]基于若干个mos管，将所述交换请求信号发送至所述交换芯片；
[0047]其中，所述PCIE拓扑切换信号包括若干个电平信号。
[0048]可选的，所述基于若干个mos管，将所述交换请求信号发送至所述交换芯片，包括：
[0049]按照所述mos管的信号传输标准，为所述交换请求信号进行加压处理；得到加压后的交换请求信号；
[0050]按照所述交换芯片的信号接收端口规格，对所述加压后的交换请求信号进行电平调节，得到目标交换请求信号；
[0051]基于若干个所述mos管，将所述目标交换请求信号发送至所述交换芯片。
[0052]可选的，所述交换芯片与GPU主板上的若干个GPU连接，所述基于所述交换芯片根据所述交换请求信号，确定智能服务器的目标PCIE拓扑，并按照所述目标PCIE拓扑与GPU建立相应的链路连接，包括：
[0053]按照预设的各种PCIE拓扑的交换信号的解析标准，根据接收到的交换请求信号，确定所本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种PCIE拓扑切换系统，其特征在于，包括：主控制器、CPLD及交换芯片；所述CPLD及交换芯片部署在GPU主板；所述主控制器用于根据当前PCIE拓扑切换需求，向所述CPLD发送PCIE拓扑切换信号；所述CPLD用于在接收到所述PCIE拓扑切换信号后，生成对应的交换请求信号，并将所述交换请求信号发送至所述交换芯片；所述交换芯片用于根据接收到的交换请求信号，确定智能服务器的目标PCIE拓扑，并按照所述目标PCIE拓扑与GPU建立相应的链路连接。2.根据权利要求1所述的系统，其特征在于，所述主控制器部署于CPU主板，所述CPU主板还包括MCIO连接器；所述主控制器通过所述MCIO连接器，向所述CPLD发送PCIE拓扑切换信号。3.根据权利要求2所述的系统，其特征在于，所述主控制器，具体用于：根据所述CPU主板的当前线缆连接情况，确定所述CPU主板的当前控制逻辑；根据所述CPU主板的当前控制逻辑，确定所述CPU主板的目标应用场景；根据所述CPU主板的目标应用场景，确定当前PCIE拓扑切换需求；按照预设的各种PCIE拓扑的切换信号编码定义，生成所述当前PCIE拓扑切换需求对应的PCIE拓扑切换信号；通过若干个所述MCIO连接器，将所述PCIE拓扑切换信号发送至所述CPLD；其中，所述PCIE拓扑切换信号包括若干个电平信号，每个所述MCIO连接器每次发送一个电平信号。4.根据权利要求1所述的系统，其特征在于，所述CPLD与交换芯片之间设有mos管；所述CPLD基于所述mos管向所述交换芯片发送交换请求信号。5.根据权利要求4所述的系统，其特征在于，所述CPLD，具体用于：根据接收到的所述PCIE拓扑切换信号，确定...
【专利技术属性】
技术研发人员：宋涛，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。