一种半导体器件的制作方法技术

本发明专利技术提供一种半导体器件的制作方法，在形成半导体器件的工艺流程中引入对低k介质层进行疏水化处理的步骤，利用具有疏水基团的反应气体与低k介质层表面的亲水基团进行反应，将低k介质层表面的亲水基团替换为疏水基团，使得低k介质层表面形成疏水材料层，一方面能够大大降低介质层的吸水性，避免介质层的k值出现漂移，从而保证半导体器件的稳定性；另一方面，亲水基团被反应气体中含有碳氧双键的疏水基团替换，由于碳氧双键具有较大的键能，因此能够大大提高介质层的抗变形能力，提高半导体器件的可靠性。另外，本发明专利技术提供的半导体器件的制作方法操作简单、成本低廉，制作过程中没有引入杂质原子，节省了制作成本，提高了制作效率。作效率。作效率。

【技术实现步骤摘要】
一种半导体器件的制作方法


[0001]本专利技术涉及半导体
，具体的，涉及一种半导体器件的制作方法。

技术介绍

[0002]目前，在半导体
中，半导体器件的尺寸变得越来越小。由此，半导体器件中互连引线的横截面和线间距也相应减小，这使得互连延迟效应变得更加严重，从而影响器件的性能。
[0003]为了解决互连延迟效应问题，通常采用低k材料作为相邻导电层之间的隔离层的材料。目前常用的隔离层为具有多孔的隔离层，隔离层内具有气孔，从而使隔离层的相对介电常数较低，进而改善互连延迟效应。然而，在实际的工艺流程中，容易将水分子引入多孔隔离层中，使多孔隔离层的相对介电常数增大，影响对互连延迟效应的改善；其次，由于多孔隔离层的密度较小，其抗变形能力较差，因而其经时击穿(Time Ddependent Dielectric Breakdown，TDDB)寿命较低，影响半导体器件的可靠性。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术提供一种半导体器件的制作方法，在形成半导体器件的工艺流程中引入对低k介质层进行疏水化处理的步骤，利用具有疏水基团的反应气体与低k介质层表面的亲水基团进行反应，将低k介质层表面的亲水基团替换为疏水基团，一方面能够大大降低介质层的吸水性，避免介质层的k值出现漂移，从而保证半导体器件的稳定性；另一方面，亲水基团被反应气体中含有碳氧双键的疏水基团替换，由于碳氧双键具有较大的键能，因此能够大大提高介质层的抗变形能力，提高半导体器件的可靠性；另外，本专利技术提供的半导体器件的制作方法操作简单、成本低廉，制作过程中没有引入杂质原子，节省了制作成本，提高了制作效率。
[0005]本专利技术提供一种半导体器件的制作方法，包括如下步骤：
[0006]S1：提供一衬底，所述衬底中包括形成有半导体器件的器件层；
[0007]S2：在所述器件层上方形成介质层；
[0008]S3：通入包括疏水基团的反应气体对所述介质层进行疏水化处理。
[0009]可选的，还包括步骤S4：
[0010]对所述介质层进行刻蚀，在所述介质层中形成沟槽，所述沟槽贯穿所述介质层；
[0011]对所述沟槽侧壁所暴露的介质层进行疏水化处理。
[0012]可选的，所述器件层与所述介质层之间还形成有介质阻挡层。
[0013]可选的，所述介质层为低k介质层或超低k介质层。
[0014]可选的，所述介质层的材料为氟氧化硅、氢化的硅碳氧化物、碳氧化硅、掺氮的碳化硅中的一种或多种。
[0015]可选的，步骤S2还包括：对所述介质层进行紫外光照射，紫外光波长范围为200nm～400nm，照射温度为50℃～100℃，照射时间为2h～10h。
[0016]可选的，步骤S3和步骤S4中，通入所述反应气体的同时通入一种或多种惰性气体。
[0017]可选的，所述疏水基团为酯基、酰氯、酸酐、酰胺、腈类基团中的一种或多种。
[0018]可选的，所述介质层表面具有亲水基团Si
‑
OH，所述反应气体与所述亲水基团发生如下反应，其中R和L代表非氢基团：
[0019][0020]可选的，采用等离子体增强化学气相沉积法、次大气压化学气相沉积法、低压力化学气相沉积法中的一种方法进行疏水化处理。
[0021]可选的，步骤S4之后还包括：在所述沟槽中填充金属材料形成金属层。
[0022]本专利技术提供的半导体器件的制作方法，至少具有以下技术效果：
[0023]本专利技术提供的半导体器件的制作方法，在形成半导体器件的工艺流程中引入对低k介质层进行疏水化处理的步骤，利用具有疏水基团的反应气体与低k介质层表面的亲水基团进行反应，将低k介质层表面的亲水基团替换为疏水基团，使得低k介质层表面形成疏水材料层，一方面能够大大降低介质层的吸水性，避免介质层的k值出现漂移，从而保证半导体器件的稳定性；另一方面，亲水基团被反应气体中含有碳氧双键的疏水基团替换，由于碳氧双键具有较大的键能，因此能够大大提高介质层的抗变形能力，提高半导体器件的可靠性。另外，本专利技术提供的半导体器件的制作方法操作简单、成本低廉，制作过程中没有引入杂质原子，节省了制作成本，提高了制作效率。
附图说明
[0024]图1显示为实施例一提供的半导体器件的制作方法流程图。
[0025]图2显示为实施例一步骤S2形成的结构示意图。
[0026]图3显示为实施例一步骤S3形成的结构示意图。
[0027]图4显示为实施例二提供的半导体器件的制作方法流程图。
[0028]图5显示为实施例二步骤S4中形成沟槽的结构示意图。
[0029]图6显示为实施例二步骤S4形成的半导体器件的结构示意图。
[0030]元件标号说明
[0031]10
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
衬底
[0032]11
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
介质阻挡层
[0033]12
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
介质层
[0034]13
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
金属层
[0035]100
ꢀꢀꢀꢀꢀꢀꢀꢀ
沟槽
具体实施方式
[0036]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其它优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0037]需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，
虽图示中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量、位置关系及比例可在实现本方技术方案的前提下随意改变，且其组件布局形态也可能更为复杂。
[0038]实施例一
[0039]本实施例提供一种半导体器件的制作方法，如图1所示，包括如下步骤：
[0040]S1：提供一衬底，所述衬底中包括形成有半导体器件的器件层；
[0041]如图2所示，提供衬底10，衬底10可以为硅衬底、锗硅衬底、碳硅衬底、绝缘体上硅衬底(SOI)等本领域技术人员所公知的衬底结构。作为示例，在衬底10内形成有半导体器件的器件层(未在图中示出)，例如放大器、数/模转换器、模拟处理电路和/或数字处理电路、接口电路等，形成这些器件结构的方法均可以为CMOS工艺。
[0042]接着，在衬底10表面形成介质阻挡层11，在后续沉积金属材料形成互连层时，阻止金属向介质中扩散。作为示例，介质阻挡层11可以是氮掺杂的碳化物(氮掺杂的碳化硅，NBLoK)、SiN、SiC、NDC(Nitride Doped Silicon Carbide，掺杂碳化硅薄膜)中的一种或多种。
[0043]S2：在所述器件层上方形成介质层；
[0044]如图2所示，在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括如下步骤：S1：提供一衬底，所述衬底中包括形成有半导体器件的器件层；S2：在所述器件层上方形成介质层；S3：通入包括疏水基团的反应气体对所述介质层进行疏水化处理。2.根据权利要求1所述的半导体器件的制作方法，其特征在于，还包括步骤S4：对所述介质层进行刻蚀，在所述介质层中形成沟槽，所述沟槽贯穿所述介质层；对所述沟槽侧壁所暴露的介质层进行疏水化处理。3.根据权利要求2所述的半导体器件的制作方法，其特征在于，所述器件层与所述介质层之间还形成有介质阻挡层。4.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述介质层为低k介质层或超低k介质层。5.根据权利要求1或4所述的半导体器件的制作方法，其特征在于，所述介质层的材料为氟氧化硅、氢化的硅碳氧化物、碳氧化硅、掺氮的碳化硅中的一种或多种。6.根据权利要求1所述的半导体器件的制作方法，其特征在于，步骤S2还包括：对所述介质层进行紫外光...

【专利技术属性】
技术研发人员：寇新秀，孟昭生，
申请(专利权)人：芯恩青岛集成电路有限公司，
类型：发明
国别省市：