三侧模块制造技术

本公开涉及一种三侧模块。一种设备包含：第一衬底，其包括一或多个第一互连层，其中第一裸片耦合到所述第一衬底的第一侧；以及第二衬底，其包括一或多个第二互连层。所述第二裸片可耦合到所述第二衬底的第一侧，且第三裸片耦合到所述第二衬底的第二侧。所述第一衬底与所述第二衬底可堆叠在一起。所述第二衬底可堆叠在一起。所述第二衬底可堆叠在一起。

【技术实现步骤摘要】
三侧模块
[0001]版权声明
[0002]本专利文献的公开内容的一部分含有受版权保护的材料。版权所有人不反对任何人传真复制专利及商标局专利文件或记录中所示的专利文献或专利公开，但除此之外保留所有版权权利。


[0003]本公开大体上涉及用于包含具有互连层的衬底的半导体封装的方法、系统及设备。

技术介绍

[0004]越来越多地，复杂系统在含有一或多个处理器裸片、相应高带宽存储器(HBM)模块且在一些情况下含有驱动共封装光学器件或共封装铜输出的输入/输出(I/O)裸片的系统级封装模块中实施。随着系统规模的不断扩大，额外计算能力、存储器容量、及计算到存储器带宽以及模块外I/O带宽类似地增加，超过常规技术的能力。
[0005]在常规的双侧模块中，倒装芯片裸片及无源组件在PCB顶侧的放置一直是x及y方向上的整体模块大小减小的瓶颈。模块高度(z方向)进一步受限于顶侧上的组件高度、底侧上的硅裸片的物理限制以及PCB中的最小布线及接地层计数。
[0006]因此，提供用于三侧模块的方法、系统及设备。

技术实现思路

[0007]一方面，本公开提供一种设备，其包括：第一衬底，其包括一或多个第一互连层，其中第一裸片耦合到所述第一衬底的第一侧；及第二衬底，其包括一或多个第二互连层，其中第二裸片耦合到所述第二衬底的第一侧，且第三裸片耦合到所述第二衬底的第二侧；其中所述第一衬底与所述第二衬底堆叠在一起。
[0008]另一方面，本公开提供一种半导体装置，其包括：第一半导体模块，其进一步包含：第一衬底，其包括一或多个第一互连层；第一裸片，其耦合到所述第一衬底的第一侧；及第二半导体模块，其耦合到所述第一半导体模块，所述第二半导体模块包括：第二衬底，其包括一或多个第二互连层；第二裸片，其耦合到所述第二衬底的第一侧；及第三裸片，其耦合到所述第二衬底的第二侧；其中所述第一半导体模块与所述第二半导体模块堆叠在一起。
[0009]另一方面，本公开提供一种方法，其包括：形成包括一或多个第一互连层的第一衬底；将第一裸片安装到所述第一衬底的第一侧；形成包括一或多个第二互连层的第二衬底；将第二裸片安装到所述第二衬底的第一侧；将第三裸片安装到所述第二衬底的与所述第二衬底的所述第一侧相对的第二侧；连接所述第一衬底与所述第二衬底，其中所述第一与第二衬底堆叠在一起。
附图说明
[0010]通过参考说明书及图式的其余部分，可实现对特定实施例的性质及优点的进一步理解，其中使用类似参考数字来指代类似组件。在一些例子中，子标签与参考数字相关联以表示多个类似组件中的一者。当引用参考编号而不明确指定现有子标签时，所述参考编号意在指代所有此类多个类似组件。
[0011]图1是根据各种实施例的三侧模块的示意性横截面图；
[0012]图2是根据各种实施例的具有两个印刷电路板(PCB)衬底的三侧模块的示意性横截面图；
[0013]图3是根据各种实施例的具有柱连接衬底的三侧模块的示意性横截面图；
[0014]图4是根据各种实施例的具有选择性模制裸片的三侧模块的示意性横截面图；
[0015]图5是根据各种实施例的条带组装过程的示意性横截面图；
[0016]图6是根据各种实施例的具有重布层(RDL)堆叠的三侧模块的示意性横截面图；
[0017]图7是根据各种实施例的具有堆叠在RDL上的球栅阵列(BGA)的三侧模块的示意性横截面图；以及
[0018]图8是根据各种实施例的制造三侧模块的方法的流程图。
具体实施方式
[0019]各种实施例阐述三侧半导体模块及制造三侧模块的方法。
[0020]在一些实施例中，提供一种三侧模块设备。所述设备包含：第一衬底，其包括一或多个第一互连层，其中第一裸片耦合到第一衬底的第一侧；以及第二衬底，其包括一或多个第二互连层。第二裸片可耦合到第二衬底的第一侧，且第三裸片耦合到第二衬底的第二侧。第一衬底与第二衬底可堆叠在一起。
[0021]在另外实施例中，提供一种三侧半导体装置。所述半导体装置包含第一半导体模块及第二半导体模块。第一半导体模块包含包括一或多个第一互连层的第一衬底，以及耦合到第一衬底的第一侧的第一裸片。第二半导体模块可耦合到第一半导体模块，且进一步包含包括一或多个第二互连层的第二衬底、耦合到第二衬底的第一侧的第二裸片以及耦合到第二衬底的第二侧的第三裸片。第一半导体模块与第二半导体模块堆叠在一起。
[0022]在另外实施例中，提供一种制造三侧模块的方法。所述方法包含形成包括一或多个第一互连层的第一衬底，以及将第一裸片安装到第一衬底的第一侧。所述方法以以下步骤继续：形成包括一或多个第二互连层的第二衬底；将第二裸片安装到第二衬底的第一侧；以及将第三裸片安装到第二衬底的与第二衬底的第一侧相对的第二侧。所述方法进一步包含连接第一衬底与第二衬底，其中第一与第二衬底堆叠在一起。
[0023]在以下描述中，出于解释的目的，阐述众多细节以提供对所描述实施例的透彻理解。然而，对于所属领域的技术人员来说显而易见的是，可在没有这些细节中的一些的情况下实践其它实施例。本文描述若干实施例，且虽然将各种特征归于不同实施例，但应了解，关于一个实施例描述的特征也可与其它实施例合并。然而，出于相同的原因，不应认为任何所描述实施例的单个或多个特征对于本专利技术的每一个实施例都是必要的，因为本专利技术的其它实施例可省略此类特征。
[0024]类似地，当一元件在本文中被称为“连接”或“耦合”到另一元件时，应理解所述元
件可直接连接到另一个元件，或者在所述元件之间存在中介元件。相反，当元件被称为“直接连接”或“直接耦合”到另一元件时，应理解在元件之间的“直接”连接中不存在中介元件。然而，直接连接的存在并不排除其中可能存在中间元件的其它连接。
[0025]此外，为便于描述，可按特定顺序描述本文描述的方法及过程。然而，应理解，除非上下文另有指示，否则中介过程可发生在所描述过程的任何部分之前及/或之后，且根据各种实施例，可对另外各种程序进行重新排序、添加及/或省略。
[0026]除非另有指示，否则本文中用于表示数量、尺寸等的所有数字应理解为在所有情况下均由术语“约”修饰。在本申请案中，除非另有特别指示，否则单数的使用包含复数，且除非另有指示，否则术语“及”及“或”的使用意指“及/或”。此外，术语“包含(including)”以及例如“包含(includes)”及“包含(included)”的其它形式的使用应被视为非排他性的。此外，例如“元件”或“组件”的术语涵盖包括一个单元的元件及组件以及包括多于一个单元的元件及组件，除非另有特别说明。
[0027]在常规半导体封装中，倒装芯片裸片及无源元件在PCB的顶侧上的放置一直是整体模块大小减小的瓶颈。具体来说，模块高度受限于组件及PCB层的物理限制。所提议的三侧模块可为半导体模块(例如，集成电路(IC)、芯片或其它半导体装置)，其提供额外衬底表面，从而实现更灵活的裸片放置及用于布局规则优化本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：第一衬底，其包括一或多个第一互连层，其中第一裸片耦合到所述第一衬底的第一侧；及第二衬底，其包括一或多个第二互连层，其中第二裸片耦合到所述第二衬底的第一侧，且第三裸片耦合到所述第二衬底的第二侧；其中所述第一衬底与所述第二衬底堆叠在一起。2.根据权利要求1所述的设备，其中所述第一衬底是第一印刷电路板。3.根据权利要求2所述的设备，其中所述第二衬底为重布层。4.根据权利要求2所述的设备，其中所述第二衬底是第二印刷电路板。5.根据权利要求1所述的设备，其中所述第一衬底为重布层。6.根据权利要求5所述的设备，其进一步包括：第一模制层，其形成在所述第一衬底的所述第一侧上；第二模制层，其形成所述在第一与第二衬底之间；及第三模制层，其形成在所述第二衬底的所述第二侧上。7.根据权利要求1所述的设备，其中所述第一衬底经定位使得所述第一衬底的所述第一侧面向所述第二衬底，其中第二衬底经定位使得所述第二衬底的所述第一侧面向所述第一衬底，且其中所述第二衬底的所述第二侧与所述第二衬底的所述第一侧相对定位。8.根据权利要求1所述的设备，其进一步包括安装到所述第一衬底的一或多个焊接接头，其中所述一或多个焊接接头经配置以将所述第一衬底耦合到所述第二衬底。9.根据权利要求1所述的设备，其进一步包括安装到所述第一衬底的一或多个导电互连件，其中所述一或多个导电互连件经配置以将所述第一衬底耦合到所述第二衬底。10.一种半导体装置，其包括：第一半导体模块，其进一步包含：第一衬底，其包括一或多个第一互连层；第一裸片，其耦合到所述第一衬底的第一侧；及第二半导体模块，其耦合到所述第一半导体模块，所述第二半导体模块包括：第二衬底，其包括一或多个第二互连层；第二裸片，其耦合到所述第二衬底的第一侧；及第三裸片，其耦合到所述第二衬底的第二侧；其中所述第一半导体模块与所述第二半导体模块堆叠在一起。11.根据权利要求10所述的半导体装置，其中所述第一衬底是第一印刷电路板。12.根据...

【专利技术属性】
技术研发人员：张丁酉，克里斯托弗，
申请(专利权)人：安华高科技股份有限公司，
类型：发明
国别省市：