集成电路及执行其的方法技术

本公开提供了集成电路，包括具有用于并行存取存储器阵列数据的数据线的多个存储器阵列、输入输出接口、位于存储器阵列与输入输出接口之间的多个数据路径电路、多个运算电路以及数据分析电路。数据路径电路包括连接存储器阵列的各数据线的多个缓冲单元，每一缓冲单元包括多个储存元件。运算电路于缓冲单元中以连接各缓冲单元，并执行各缓冲单元的储存元件中的数据的功能，且平行配置以产生包括缓冲单元的操作结果的结果数据页。数据分析电路连接数据路径电路以执行结果数据页的功能以产生分析结果。本公开还提供了一种执行于集成电路的方法。方法。方法。

【技术实现步骤摘要】
集成电路及执行其的方法


[0001]本公开涉及存储器内运算(compute in memory，CIM)装置相关的技术，尤其涉及包括具有耦接页缓冲器的运算电路的高密度NAND闪存。

技术介绍

[0002]在一些CIM装置中，使用存储器阵列和输入输出接口之间的数据路径(data path)上的电路来执行逻辑操作。CIM装置可包括集成电路，集成电路包括单一芯片上的存储器阵列和输入输出接口，并且在一些实施例中，集成电路横跨多芯片封装中的一个以上的芯片。此种配置可使逻辑操作的数据路径非常短，自而以低能源成本实现非常快速的操作。
[0003]现期望对于CIM装置和具有类似数据路径的其他装置提供更多的性能和改进的效率。

技术实现思路

[0004]本公开提出了一种包括存储器阵列的集成电路，此存储器阵列包括用于并行存取(parallel access)存储器阵列数据的多条数据线。此外，集成电路包括输入输出接口。多个数据路径电路位于存储器阵列和输入输出接口之间。数据路径电路包括多个连接存储器阵列的各数据线的缓冲单元(buffer cell)，每一缓冲单元包括多个储存元件(storage element)，例如可提供于页缓冲器(page buffer)中。多个运算电路连接多个缓冲单元中的各缓冲单元。运算电路执行各缓冲单元的储存元件中的数据的功能，并可平行配置以产生包括多个缓冲单元的操作结果(operation result)的结果数据页(results data page)。结果数据页可被储存例如在多个缓冲单元的储存元件中，或者被移动至高速缓存(cache memory)。
[0005]多个运算电路执行的多个缓冲单元的储存元件中的数据的功能为对在本公开描述的技术实施例中的页缓冲器的各缓冲单元的二个以上的储存元件中的数据页或部分页面进行逐位逻辑操作(bit
‑
by
‑
bit logic operation)。
[0006]其中，数据分析电路连接数据路径电路以执行结果数据页的功能以产生分析结果。可提供缓存器(register)来储存可经由输入输出接口存取的分析结果。在本公开描述的实施例中，数据分析电路连接页缓冲器中的多个缓冲单元，或数据分析电路连接至高速缓存。在一些实施例中，数据路径中可包括一个以上的数据分析电路。
[0007]其中，运算电路包括多个用于执行一组功能的电路，且运算电路可响应设定数据(set
‑
up data)进行配置以自该组功能中选择多个储存元件中的数据的功能。
[0008]此外，其中运算电路包括用于执行一组功能的电路，且运算电路可响应设定数据进行配置以对储存元件中的数据依序选择要执行的多个功能。
[0009]其中，在分析电路中执行的结果数据页的功能包括对结果数据页中指示逻辑「1」或「0」的位进行计数。此外，数据分析电路可包括用于将所得计数与作为阈值应用的基准(criterion)进行比较的一电路。
[0010]在一些实施例中，结果数据页包括多个区段(segment)，且在数据分析电路中执行的结果数据页的功能包括将每个区段的结果计数与作为阈值使用的基准进行比较。
[0011]本公开提出一种集成电路，包括控制器和指令译码器，其中控制器响应对运算电路的逻辑操作进行设定指令以及响应对分析基准(analysis criterion)进行调整指令，例如使用缓存器进行读取和写入操作以储存设定数据。此外，还提出包括控制器和指令译码器的集成电路，其中此控制器响应设定参数以启用或禁用分析电路以产生分析结果以支持CIM操作指令。
[0012]本公开提出一种集成电路，其包括控制器和指令译码器，其中此控制器响应以将来自输入输出接口的数据储存于多个缓冲单元的被选择的储存元件中以准备执行CIM操作指令。
[0013]本公开提出一种执行具有存储器和页缓冲器的集成电路的方法。此方法包括将数据储存于页缓冲器中作为运算的输入；自存储器加载数据作为运算的输入，并在页缓冲器中执行运算以提供操作结果。此外，此方法可包括应用分析基准至操作结果以产生分析结果，并储存分析结果至可存取存储器(accessible memory)中，例如为控制缓存器(control register)。此外，此方法可包括传输操作结果至快取(cache)以用于数据输出。此方法可包括设定操作类型(operation type)以选择用于页缓冲器中的运算的操作，例如通过写入操作识别符(operation identifier)至控制缓存器。此外，此方法可包括对操作结果设定分析基准。
[0014]本公开提出一种执行具有存储器和页缓冲器的集成电路的方法，此方法包括设定CIM运算操作，此CIM运算操作包括对储存在页缓冲器的缓冲单元中的数据依序执行超过一个的逻辑操作。
[0015]本公开提出一种执行具有存储器和页缓冲器的集成电路的方法，此方法包括提供用以执行超过一个的逻辑操作及用以响应设定数据(例如为控制缓存器中的数据)以选择待使用的逻辑操作的运算电路。控制缓存器可包括指示(indicating)逻辑操作的类型、指示是否存在超过一个依序执行的操作、以及指示用于逻辑操作的输入数据的来源等设定数据。
[0016]总体来说，本公开提出一种用于提高CIM装置的效率和性能的技术。
[0017]可通过参阅所附附图、实施方式和随附的申请专利范围的内容而得知所提出的技术的其他方面和优点。
附图说明
[0018]图1为包括可编程CIM操作且包括如本公开所述的数据分析电路的CIM装置的简化示意图；
[0019]图2为用于包括嵌入式数据分析电路的CIM装置的数据路径电路的实施例的简化示意图；
[0020]图3为用于包括嵌入式数据分析电路的CIM装置的数据路径电路的另一实施例的简化图；
[0021]图4为包括多个数据单元和CIM逻辑电路的页缓冲单元的示意图；
[0022]图5绘示了可用于连接如本公开所述的数据分析电路的页面区段
(segmentation)；
[0023]图6绘示了依照本公开一些实施例的可用于为CIM操作提供设定参数的控制缓存器；
[0024]图7绘示了可用于存取如本公开所述的数据分析电路产生的状态信息的控制缓存器；
[0025]图8绘示了可用于存取由数据分析电路在一页面的区段上产生的该页面的区段的状态信息的控制缓存器；
[0026]图9为用于将来自输入输出接口的数据储存于页缓冲器的多个缓冲单元的选择的储存元件中指令、地址和数据的序列的时序图；
[0027]图10为实施于CIM装置上以支持如本公开所述的CIM操作的操作的简化流程图；
[0028]图11A、11B为利用如本公开所述的页缓冲器中的结果数据页的数据分析CIM操作的简化流程图；
[0029]图12A、12B为例如当内部数据分析被关闭或未包括CIM装置时而无进行内部数据分析CIM操作的简化流程图；<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，其特征在于，包括：一存储器阵列，包括多条用于并行存取存储器阵列数据的数据线；一输入输出接口；多个数据路径电路，位于该存储器阵列与该输入输出接口之间，所述多个数据路径电路包括多个连接该存储器阵列的各该数据线的缓冲单元，每一该缓冲单元包括多个储存元件；多个运算电路，所述多个运算电路在所述多个缓冲单元中连接各该缓冲单元，以执行各该缓冲单元的所述多个储存元件中的数据的功能，所述多个运算电路平行配置以产生包括所述多个缓冲单元的操作结果的一结果数据页；以及一数据分析电路，连接所述多个数据路径电路，以执行该结果数据页的功能以产生一分析结果。2.根据权利要求1所述的集成电路，其中所述多个运算电路将所述多个操作结果储存于各该缓冲单元的所述多个储存元件中。3.根据权利要求1所述的集成电路，还包括一缓存器，以储存可经由该输入输出接口存取的该分析结果。4.根据权利要求1所述的集成电路，其中所述多个运算电路包括多个用于执行一组功能的电路，且所述多个运算电路响应设定数据进行配置以自该组功能中选择所述多个储存元件中的数据的功能。5.根据权利要求1所述的集成电路，其中该结果数据页的功能包括对该结果数据页中指示逻辑「1」或「0」的位进行计数。6.根据权利要求5所述的集成电路，其中该结果数据页的功能包括将一结果计数和一阈值进行比较。7.根据权利要求5所述的集成电路，其中该结果数据页包括多个区段，且该结果数据页的功能包括将各该区段的结果计数和一阈值进行比较。8.根据权利要求1所述的集成电路，其中该数据分析电路响应设定数据进行配置以设定该结果数据页的功能。9.根据权利要求1所述的集成电路，还包括一指令接口，该指令接口用以执行对各该缓冲单元的所述多个储存元件中的数据的功能进行设定的指令。10.根据权利要求1所述的集成电路，还包括一设定缓存器，以储存各该缓冲单元的所述多个储存元件中的数据的功能的参数和该结果数据页的功能参数。11.根据权利要求1所述的集成电路，其中所述多个运算电路用以依序执行超过一个的各该缓冲单元的所述多个储存元件中的数据的功能，以产生该结果数据页的所述多个缓冲单元的操作结果。12.根据权利要求1所述的集成电路，其中所述多个数据路径电路包括一快取，且该数据路径电路自所述多个缓冲单元传输数据至该快取中的所述多个储存元件，以及自该快取传输数据至该输入输出接口。13.根据权利要求12所述的集成电路，其中该数据分析电路用以存取该快取中的该结果数据页。14.根据权利要求12所述的集成电路，其中该...

【专利技术属性】
技术研发人员：洪俊雄，洪硕男，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：