半导体结构的制作方法及半导体结构技术

本申请实施例属于半导体制造技术领域，具体涉及一种半导体结构的制作方法及半导体结构。该半导体结构的制作方法包括：提供基底，基底上覆盖有导电层；干法蚀刻去除部分导电层，以形成第一凹槽，第一凹槽的深度小于导电层的厚度，第一凹槽的槽壁上有聚合物残留；去除第一凹槽的槽壁和槽底对应的部分导电层，以形成导电线以及位于相邻导电线间的第二凹槽；形成钝化层，其填充在第二凹槽内。通过去除第一凹槽的槽壁对应的部分导电层，可以同时去除沉积在第一凹槽的槽壁上的聚合物残留，避免后续在第二凹槽内填充钝化层时提前封口，避免钝化层内部出现缝隙。内部出现缝隙。内部出现缝隙。

【技术实现步骤摘要】
半导体结构的制作方法及半导体结构


[0001]本申请实施例涉及半导体制造
，尤其涉及一种半导体结构的制作方法及半导体结构。

技术介绍

[0002]芯片在制作完成后，一般需要制作封装结构，以对芯片进行封装。封装结构包括重布线层，重布线层设置在芯片具有接触垫的侧面上，并且重布线层中具有多个金属线，每一金属线的一端与接触垫连接，金属线的另一端设置有焊接结构，合理的设置金属线的形状，可以改变焊接结构的排布。

技术实现思路

[0003]本申请实施例提供一种半导体结构的制作方法及半导体结构。第一方面，本申请实施例提供一种半导体结构的制作方法，包括：
[0004]提供基底，所述基底上覆盖有导电层；
[0005]干法蚀刻去除部分所述导电层，以形成第一凹槽，所述第一凹槽的深度小于所述导电层的厚度，所述第一凹槽的槽壁上有聚合物残留；
[0006]去除所述第一凹槽的槽壁和槽底对应的部分所述导电层，以形成导电线以及位于相邻所述导电线间构成的第二凹槽；
[0007]形成钝化层，其填充在所述第二凹槽内。
[0008]在一种可能实现的方式中，干法蚀刻去除部分所述导电层，以形成所述第一凹槽，包括：
[0009]在所述导电层上形成第一掩膜层，所述第一掩膜层上具有第一蚀刻开口；
[0010]以所述第一掩膜层为掩膜，对所述导电层进行蚀刻，以形成所述第一凹槽。
[0011]在一种可能实现的方式中，去除所述第一凹槽的槽壁和槽底对应的部分所述导电层，以形成导电线以及位于相邻所述导电线间构成的第二凹槽；包括：
[0012]在所述导电层上形成第二掩膜层，所述第二掩膜层上具有第二蚀刻开口，所述第二蚀刻开口正对所述第一凹槽设置，且所述第二蚀刻开口在所述基底上的正投影面积大于所述第一蚀刻开口在所述基底上的正投影面积；
[0013]以所述第二掩膜层为掩膜蚀刻所述导电层，以形成所述导电线和所述第二凹槽。
[0014]在一种可能实现的方式中，在所述导电层上形成第二掩膜层包括：
[0015]在形成所述第一凹槽后，对所述第一掩膜层进行收缩处理，以增大所述第一蚀刻开口在所述基底上的正投影面积，形成所述第二掩膜层及位于所述第二掩膜层上的所述第二蚀刻开口。
[0016]在一种可能实现的方式中，对所述第一掩膜层进行收缩处理包括：
[0017]对所述第一掩膜层进行蚀刻，以去除所述第一蚀刻开口的侧壁。
[0018]在一种可能实现的方式中，对所述第一掩膜层进行蚀刻包括干法蚀刻，所述干法
蚀刻的蚀刻气体包括氧气、氢气、氮气中的至少一种。
[0019]在一种可能实现的方式中，以所述第一掩膜层为掩膜，对所述导电层进行蚀刻，以形成第一凹槽，所述第一凹槽的深度为所述导电层厚度的1/3
‑
1/2。
[0020]在一种可能实现的方式中，所述第二蚀刻开口与所述第一凹槽的槽壁之间的距离包括50nm
‑
100nm。
[0021]在一种可能实现的方式中，以所述第二掩膜层为掩膜蚀刻所述导电层，以形成第二凹槽包括：
[0022]以所述第二掩膜层为掩膜蚀刻所述导电层及部分所述基底，形成所述第二凹槽。
[0023]在一种可能实现的方式中，以所述第一掩膜层为掩膜，通过干法蚀刻的方式对所述导电层进行蚀刻；以所述第二掩膜层为掩膜通过干法蚀刻的方式对所述导电层进行蚀刻。
[0024]在一种可能实现的方式中，去除所述第一凹槽的槽壁和槽底对应的部分所述导电层，以形成所述导电线和所述第二凹槽，包括：中间蚀刻；所述中间蚀刻包括：
[0025]在所述导电层上形成中间掩膜层，所述中间掩膜层上具有中间蚀刻开口，所述中间蚀刻开口正对所述第一凹槽设置，所述中间蚀刻开口在所述基底上的正投影面积大于所述第一蚀刻开口在所述基底上的正投影面积，并且所述中间蚀刻开口在所述基底上的正投影面积小于所述第二蚀刻开口在所述基底上的正投影面积；
[0026]以所述中间掩膜层为掩膜，对所述导电层进行蚀刻，以形成中间凹槽，所述中间凹槽的深度大于所述第一凹槽的深度且小于所述第二凹槽的深度。
[0027]在一种可能实现的方式中，在形成中间凹槽以后，去除所述第一凹槽的槽壁和槽底对应的部分所述导电层，以形成导电线和所述第二凹槽，还包括：
[0028]去除所述中间凹槽的槽壁和槽底对应的部分所述导电层，以形成所述导电线和所述第二凹槽。
[0029]在一种可能实现的方式中，在所述导电层上形成中间掩膜层包括：
[0030]在形成所述第一凹槽后，对所述第一掩膜层进行收缩处理，以增大所述第一蚀刻开口在所述基底上的正投影面积，形成所述中间掩膜层及位于所述中间掩膜层上的所述第二蚀刻开口。
[0031]在一种可能实现的方式中，对所述中间掩膜层进行收缩处理包括：
[0032]对所述第一掩膜层进行蚀刻，以去除所述第一蚀刻开口的侧壁。
[0033]在一种可能实现的方式中，对所述中间掩膜层进行蚀刻包括干法蚀刻，所述干法蚀刻的蚀刻气体包括氧气、氢气、氮气中的至少一种。
[0034]在一种可能实现的方式中，所述中间蚀刻为多次，每一次所述中间蚀刻中，所述中间蚀刻开口在所述基底上的正投影面积均大于上一次所述中间蚀刻中所述中间蚀刻开口在所述基底上的正投影面积。
[0035]在一种可能实现的方式中，形成钝化层，其填充在所述第二凹槽内之前，还包括：
[0036]去除所述第二掩膜层。
[0037]在一种可能实现的方式中，形成钝化层，其填充在所述第二凹槽内之前，还包括：去除所述第二掩膜层之后，
[0038]形成绝缘层，其覆盖在所述导电线以及所述第二凹槽的槽壁和槽底。
[0039]在一种可能实现的方式中，所述导电层包括在所述基底上依次设置的多个子导电层。
[0040]第二方面，本申请实施例提供一种半导体结构，包括：上述的半导体结构的制作方法形成的半导体结构。
[0041]本申请实施例提供一种半导体结构的制作方法以及半导体结构，半导体结构的制作方法包括：提供基底，基底上覆盖有导电层；干法蚀刻去除部分导电层，以形成第一凹槽，第一凹槽的深度小于导电层的厚度，第一凹槽的槽壁上有聚合物残留；去除第一凹槽的槽壁和槽底对应的部分导电层，以形成导电线以及位于相邻导电线间的第二凹槽；形成钝化层，其填充在第二凹槽内。通过去除第一凹槽的槽壁对应的部分导电层，可以同时去除沉积在第一凹槽的槽壁上的聚合物，避免后续在第二凹槽内填充钝化层时提前封口，进一步避免钝化层内部出现缝隙，有利于提高半导体结构性能。
附图说明
[0042]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0043]图1为一种本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，包括：提供基底，所述基底上覆盖有导电层；干法蚀刻去除部分所述导电层，以形成第一凹槽，所述第一凹槽的深度小于所述导电层的厚度，所述第一凹槽的槽壁上有聚合物残留；去除所述第一凹槽的槽壁和槽底对应的部分所述导电层，以形成导电线以及位于相邻所述导电线间的第二凹槽；形成钝化层，其填充在所述第二凹槽内。2.根据权利要求1所述的半导体结构的制作方法，其特征在于，干法蚀刻去除部分所述导电层，以形成所述第一凹槽，包括：在所述导电层上形成第一掩膜层，所述第一掩膜层上具有第一蚀刻开口；以所述第一掩膜层为掩膜，对所述导电层进行蚀刻，以形成所述第一凹槽。3.根据权利要求2所述的半导体结构的制作方法，其特征在于，去除所述第一凹槽的槽壁和槽底对应的部分所述导电层，以形成所述导电线以及位于相邻所述导电线间的第二凹槽，包括：在所述导电层上形成第二掩膜层，所述第二掩膜层上具有第二蚀刻开口，所述第二蚀刻开口正对所述第一凹槽设置，且所述第二蚀刻开口在所述基底上的正投影面积大于所述第一蚀刻开口在所述基底上的正投影面积；以所述第二掩膜层为掩膜蚀刻所述导电层，以形成所述导电线和所述第二凹槽。4.根据权利要求3所述的半导体结构的制作方法，其特征在于，在所述导电层上形成第二掩膜层包括：在形成所述第一凹槽后，对所述第一掩膜层进行收缩处理，以增大所述第一蚀刻开口在所述基底上的正投影面积，形成所述第二掩膜层及位于所述第二掩膜层上的所述第二蚀刻开口。5.根据权利要求4所述的半导体结构的制作方法，其特征在于，对所述第一掩膜层进行收缩处理包括：对所述第一掩膜层进行蚀刻，以去除所述第一蚀刻开口的侧壁。6.根据权利要求5所述的半导体结构的制作方法，其特征在于，对所述第一掩膜层进行蚀刻包括干法蚀刻，所述干法蚀刻的蚀刻气体包括氧气、氢气、氮气中的至少一种。7.根据权利要求2
‑
6任一项所述的半导体结构的制作方法，其特征在于，以所述第一掩膜层为掩膜，对所述导电层进行蚀刻，以形成第一凹槽，所述第一凹槽的深度为所述导电层厚度的1/3
‑
1/2。8.根据权利要求3
‑
6任一项所述的半导体结构的制作方法，其特征在于，所述第二蚀刻开口与所述第一凹槽的槽壁之间的距离包括50nm
‑
100nm。9.根据权利要求3
‑
6任一项所述的半导体结构的制作方法，其特征在于，以所述第二掩膜层为掩膜蚀刻所述导电层，以形成第二凹槽包括：以所述第二掩膜层为掩膜蚀刻所述导电层及部分所述基底，形成所述第二凹槽。10.根据权利要求3
‑
6任一项所述的半导体结构的制作方法，其特征在于，以所述第二掩膜层为...

【专利技术属性】
技术研发人员：徐陈明，林红波，武贺，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：