薄膜覆晶封装制造技术

一种薄膜覆晶封装包含基板及芯片，该芯片以多个复合式凸块覆晶接合于该基板的多个接脚，各该复合式凸块具有至少一个垫高条、一个凸块下金属层及一个接合层，该接合层借由该垫高条及该凸块下金属层形成有接合肋，所述复合式凸块以该接合肋刺入该接脚，使该接合肋面接触该接脚，以增加该接合层与该接脚的焊道长度及接合强度，并可在覆晶接合制程中降低压合该芯片及该基板的压合力。芯片及该基板的压合力。芯片及该基板的压合力。

【技术实现步骤摘要】
薄膜覆晶封装


[0001]本专利技术是关于一种薄膜覆晶封装，尤其是以芯片的复合式凸块接合于基板的薄膜覆晶封装。

技术介绍

[0002]现有习知的覆晶技术，是将芯片的多个凸块压接于基板的多个接脚以形成薄膜覆晶封装，为使所述凸块接合于所述接脚必须施以较大压合力(Bonding force)，始能将所述凸块接合于所述接脚。
[0003]然而，由于芯片信号输出数大幅提升，使得所述凸块之间的间距(Bump pitch)缩短，因此在压接制程中，会造成所述凸块往外扩大，而与相邻的凸块相互连接，形成短路。
[0004]此外，由于该凸块与该接脚的接合力不佳，因而影响该薄膜覆晶封装的可靠度。

技术实现思路

[0005]本专利技术的主要目的是在提供一种薄膜覆晶封装，尤其是以芯片的多个复合式凸块接合于基板的多个接脚的薄膜覆晶封装。
[0006]本专利技术的一种薄膜覆晶封装包含基板及芯片，该基板具有多个接脚，该芯片包含载体、多个焊垫、保护层及多个复合式凸块，该载体具有表面，所述焊垫设置于该载体，该保护层覆盖该表面，该保护层具有多个开口，各该开口显露出各该焊垫，该复合式凸块具有第一垫高条、凸块下金属层及接合层，该第一垫高条设置于该保护层，该凸块下金属层覆盖该第一垫高条，该凸块下金属层在该第一垫高条上形成有第一凸肋，该凸块下金属层与该焊垫电性连接，该接合层覆盖该凸块下金属层，沿着轴线方向，该接合层在该第一凸肋上形成有第一接合肋，各该复合式凸块以该第一接合肋刺入各该接脚，使各该接脚形成有位于该焊垫上方的第一限位肋。
[0007]较佳地，各该复合式凸块具有至少一个第二垫高条，该第二垫高条设置于该保护层，该第一垫高条位于该开口与该第二垫高条之间，该第一垫高条与该第二垫高条之间具有第一间隙，该第一间隙显露出该保护层，该凸块下金属层覆盖该第二垫高条及覆盖显露于该第一间隙的该保护层，该凸块下金属层在该第二垫高条上形成有第二凸肋及在该第一垫高条与该第二垫高条间形成有沟槽，该沟槽位于该第一凸肋与该第二凸肋之间，沿着该轴线方向，该接合层在该第二凸肋上形成有第二接合肋及在该沟槽形成有限位沟槽，该限位沟槽位于该第一接合肋及该第二接合肋之间，该复合式凸块以该第二接合肋刺入该接脚，使该接脚形成有位于该限位沟槽中的第二限位肋，该第二限位肋被限位于该第一接合肋及该第二接合肋之间。
[0008]较佳地，沿着该轴线方向，该开口具有第一宽度，该第一垫高条具有第二宽度，该第二宽度不小于该第一宽度，位于该第一垫高条上的该凸块下金属层具有第三宽度，该第三宽度不大于该第二宽度。
[0009]较佳地，沿着该轴线方向，位于该第一凸肋上的该接合层具有第四宽度，该第四宽
度不小于该凸块下金属层的该第三宽度。
[0010]较佳地，沿着该轴线方向，该开口具有第一宽度，位于该第二垫高条上的该凸块下金属层具有第三宽度，位于该第二凸肋上的该接合层具有第四宽度，该第二垫高条具有第五宽度，该第五宽度不小于该开口的该第一宽度，该凸块下金属层的该第三宽度不大于该第二垫高条的该第五宽度，该接合层的该第四宽度不小于该凸块下金属层的该第三宽度。
[0011]较佳地，该第一垫高条与该开口之间具有第二间隙，该第二间隙显露出该保护层，该凸块下金属层覆盖显露于该第二间隙的该保护层，沿着垂直该载体的该表面的垂直轴方向，该第一垫高条的末端至该载体的该表面之间具有第一高度，该凸块下金属层覆盖该焊垫，该接合层覆盖位于该开口中的该凸块下金属层，位于该焊垫上方的该接合层的末端至该载体的该表面之间具有第二高度，该第一高度大于该第二高度。
[0012]较佳地，该第一垫高条与该开口之间具有第二间隙，该第二间隙显露出该保护层，该凸块下金属层覆盖显露于该第二间隙的该保护层，沿着垂直该载体的该表面垂直轴方向，该第一垫高条的末端至该载体的该表面之间具有第一高度，该凸块下金属层覆盖该焊垫，该接合层覆盖位于该开口中的该凸块下金属层，位于该焊垫上方的该接合层的末端至该载体的该表面之间具有第二高度，该第一高度大于该第二高度，该第二垫高条的末端至该载体的该表面之间具有第三高度，该第三高度实质上等于该第一高度。
[0013]较佳地，沿着该轴线方向，相邻的各该复合式凸块的各该第一垫高条相连接。
[0014]较佳地，沿着该轴线方向，相邻的各该复合式凸块的该第二垫高条相连接。
[0015]本专利技术借由设置于该保护层的所述第一垫高条，以增加该芯片的抗压强度，且在该覆晶接合制程中，借由该第一接合肋刺入该接脚，可降低压合该芯片及该基板的压合力，并且以该第一接合肋刺入该接脚后，该第一接合肋面接触该接脚，其可增加该接合层与该接脚的焊道长度，及增加该芯片及该基板的接合强度。
附图说明
[0016]图1：本专利技术薄膜覆晶封装的分解图。
[0017]图2：本专利技术薄膜覆晶封装的剖视图。
[0018]图3：本专利技术覆晶接合构造的芯片的剖视图
[0019]图4：沿着图3的I
‑
I线的剖视图。
[0020]图5：沿着图3的J
‑
J线的剖视图。
[0021]图6：沿着图3的K
‑
K线的剖视图。
[0022]图7：本专利技术覆晶接合构造的芯片的示意图。
[0023]【主要元件符号说明】
[0024]100：薄膜覆晶封装
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
110：基板
[0025]111：接脚
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
111a：第一限位肋
[0026]111b：第二限位肋
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
120：芯片
[0027]121：载体
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
121a：表面
[0028]122：焊垫
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
123：保护层
[0029]123a：开口
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
124：复合式凸块
[0030]A：第一垫高条
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
A1：末端
[0031]B：第二垫高条
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
B1：末端
[0032]C：凸块下金属层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
C1：第一凸肋
[0033]C2：第二凸肋
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
C3：沟槽
[0034]D：接合层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
D1：第一接合肋
[0035]D2：第二接合肋
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
D3：限位沟槽
[0036]D4：末端
...

【技术保护点】

【技术特征摘要】
1.一种薄膜覆晶封装，其特征在于，包含：基板，具有多个接脚；以及芯片，包含：载体，具有表面；多个焊垫，设置于该载体；保护层，覆盖该表面，该保护层具有多个开口，各该开口显露出各该焊垫；以及多个复合式凸块，各该复合式凸块具有第一垫高条、凸块下金属层及接合层，该第一垫高条设置于该保护层，该凸块下金属层覆盖该第一垫高条，该凸块下金属层在该第一垫高条上形成有第一凸肋，该凸块下金属层与该焊垫电性连接，该接合层覆盖该凸块下金属层，沿着轴线方向，该接合层在该第一凸肋上形成有第一接合肋，该复合式凸块以该第一接合肋刺入该接脚，使该接脚形成有位于该焊垫上方的第一限位肋。2.根据权利要求1所述的薄膜覆晶封装，其特征在于，各该复合式凸块具有至少一个第二垫高条，该第二垫高条设置于该保护层，该第一垫高条位于该开口与该第二垫高条之间，该第一垫高条与该第二垫高条之间具有第一间隙，该第一间隙显露出该保护层，该凸块下金属层覆盖该第二垫高条及覆盖显露于该第一间隙的该保护层，该凸块下金属层在该第二垫高条上形成有第二凸肋及在该第一垫高条与该第二垫高条间形成有沟槽，该沟槽位于该第一凸肋与该第二凸肋之间，沿着该轴线方向，该接合层在该第二凸肋上形成有第二接合肋及在该沟槽形成有限位沟槽，该限位沟槽位于该第一接合肋及该第二接合肋之间，该复合式凸块以该第二接合肋刺入该接脚，使该接脚形成有位于该限位沟槽中的第二限位肋，该第二限位肋被限位于该第一接合肋及该第二接合肋之间。3.根据权利要求1或2所述的薄膜覆晶封装，其特征在于，沿着该轴线方向，该开口具有第一宽度，该第一垫高条具有第二宽度，该第二宽度不小于该第一宽度，位于该第一垫高条上的该凸块下金属层具有第三宽度，该第三宽度不大于该第二宽度。4.根据权利要求3所述的薄膜覆晶封装，其特征在于，沿着该轴线方向，位于该第一凸肋上的该接合层具有...

【专利技术属性】
技术研发人员：吴圣仁，张士中，叶学舜，李俊德，
申请(专利权)人：颀邦科技股份有限公司，
类型：发明
国别省市：