一种芯片封装结构及其封装基板及制作方法技术

本申请公开了一种芯片封装结构及其封装基板及制作方法，本申请技术方案设置第一导电层的焊盘通过导电孔和第一核心导电层连接，第一核心导电层再通过核心导电孔与第二核心导电层连接，并设置相邻两个导电孔之间的间距不小于核心导电层中用于布局核心导电孔所需的工艺标准，可以缩小核心导电层中核心导电孔的间距，能够提高芯片封装结构的性能。能够提高芯片封装结构的性能。能够提高芯片封装结构的性能。

【技术实现步骤摘要】
一种芯片封装结构及其封装基板及制作方法


[0001]本申请涉及芯片封装
，更具体的说，涉及一种芯片封装结构及其封装基板及制作方法。

技术介绍

[0002]随着科学技术的不断发展，越来越多的电子设备被广泛的应用到人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。
[0003]电子设备实现各种的功能的核心结构是芯片。为了保护芯片，同时便于芯片和外部电路连接，需要对芯片进行封装保护。现有技术在对芯片进行封装保护时，封装基板中核心导电孔之间的距离较大，影响芯片封装结构的性能。

技术实现思路

[0004]有鉴于此，本申请提供了一种芯片封装结构及其封装基板及制作方法，方案如下：
[0005]一种用于芯片封装的封装基板，所述封装基板具有依次层叠的第1导电层至第N导电层，相邻两导电层之间具有绝缘层；N为大于3的正整数；
[0006]所述第1导电层包括多个焊盘，所述焊盘用于连接芯片底部的导电凸点；
[0007]第a导电层为第一核心导电层，第a+1导电层为第二核心导电层，a为正整数，且1＜a＜N
‑
1；所述第一核心导电层与所述第二核心导电层之间通过核心导电孔连接；
[0008]所述第1导电层与所述第a导电层之间具有多个与所述焊盘一一对应设置的导电孔；所述导电孔一端与所对应的焊盘连接，另一端至多延伸至所述第a导电层，与相应的核心导电孔电连接；
[0009]其中，相邻两个所述导电孔之间的间距不小于核心导电层中用于布局所述核心导电孔所需的工艺标准。
[0010]优选的，在上述封装基板中，所述第1导电层中多个焊盘包括：多个阵列排布的第一焊盘，所述第一焊盘所连接的导电孔为第一导电孔；多个阵列排布的第二焊盘，所述第二焊盘所连接的导电孔为第二导电孔；相邻两行与相邻两列所限定的四个所述第一焊盘之间均具有一个所述第二焊盘；
[0011]其中，所述第一导电孔与所述第二导电孔用于接入不同电位；所述第一导电孔与所述第二导电孔之间的间距不小于所述工艺标准。
[0012]优选的，在上述封装基板中，所述第一导电孔所连接的核心导电孔为第一核心导电孔；多个所述第一导电孔连接同一所述第一核心导电孔；具有多个阵列排布的所述第一核心导电孔；
[0013]所述第二导电孔所连接的核心导电孔为第二核心导电孔；多个所述第二导电孔连接同一所述第二核心导电孔；具有多个阵列排布的所述第二核心导电孔；
[0014]相邻两行与相邻两列所限定的四个所述第一核心导电孔之间均具有一个所述第
二核心导电孔。
[0015]优选的，在上述封装基板中，在垂直于所述封装基板的方向上，相邻的一列所述第一核心导电孔与一列所述第二核心导电孔之间具有一列所述第一导电孔和一列所述第二导电孔。
[0016]优选的，在上述封装基板中，在垂直于所述封装基板的方向上，所述第一核心导电孔与一第二导电孔正对设置，该第二导电孔从所述第1导电层延伸至第a
‑
1导电层；
[0017]在垂直于所述封装基板的方向上，所述第二核心导电孔与一第一导电孔正对设置，该第一导电孔从所述第1导电层延伸至第a
‑
1导电层。
[0018]优选的，在上述封装基板中，所述第1导电层至第a
‑
1导电层均包括多条平行排布的导电走线；
[0019]同一导电层中，相邻两条所述导电走线之间具有绝缘间隙，相邻的两条所述导电走线分别用于连接所述第一导电孔与所述第二导电孔。
[0020]优选的，在上述封装基板中，对于所述第1导电层至第a
‑
1导电层中任意相邻的两导电层，一导电层中所述导电走线的延伸方向与另一导电层中所述导电走线的延伸方向垂直。
[0021]优选的，在上述封装基板中，所述第1导电层至所述第a导电层的导电层数量与所述第a+1导电层至所述第N导电层的数量相同；
[0022]所述第a+1导电层至所述第N导电层中与所述第1导电层至所述第a导电层中具有对称设置的导电孔；
[0023]所述第a+1导电层至所述第N导电层中与所述第1导电层至所述第a导电层中具有对称设置的导电走线。
[0024]本申请还提供了一种上述封装基板的制作方法，所述封装基板具有依次层叠的第1导电层至第N导电层，相邻两导电层之间具有绝缘层；
[0025]所述制作方法包括：
[0026]制备相互层叠的第a导电层和第a+1导电层；所述第a导电层为第一核心导电层，所述第a+1导电层为第二核心导电层，a为正整数，且1＜a＜N
‑
1；所述第一核心导电层与所述第二核心导电层之间通过核心导电孔连接；
[0027]在所述第a导电层背离所述第a+1导电层的一侧表面上依次制备第a
‑
1导电层至所述第1导电层，在所述第a+1导电层背离所述第a导电层的一侧表面上依次制备第a+2导电层至所述第N导电层；
[0028]其中，所述第1导电层包括多个焊盘，所述焊盘用于连接芯片底部的导电凸点；所述第1导电层与所述第a导电层之间具有多个与所述焊盘一一对应设置的导电孔；所述导电孔一端与所对应的焊盘连接，另一端至多延伸至所述第a导电层，与相应的核心导电孔电连接；相邻两个所述导电孔之间的间距不小于核心导电层中用于布局所述核心导电孔所需的工艺标准。
[0029]本申请还提供了一种一种芯片封装结构，包括：
[0030]上述任一项所述的封装基板；
[0031]芯片，所述芯片的底部具有多个导电凸点，与所述基板中焊盘一一相对连接固定。
[0032]通过上述描述可知，本申请技术方案提供的芯片封装结构及其封装基板及制作方
法中，设置第一导电层的焊盘通过导电孔和第一核心导电层连接，第一核心导电层再通过核心导电孔与第二核心导电层连接，并设置相邻两个导电孔之间的间距不小于核心导电层中用于布局核心导电孔所需的工艺标准，可以缩小核心导电层中核心导电孔的间距，能够提高芯片封装结构的性能。
附图说明
[0033]为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0034]本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的
技术实现思路
得能涵盖的范围内。
[0035]图1为一种封装基板中导电孔的布局方式示意图；
[0036]图2为一种作为地平面的导电层俯视图；
[0037]图3为一种作为电源平面的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于芯片封装的封装基板，其特征在于，所述封装基板具有依次层叠的第1导电层至第N导电层，相邻两导电层之间具有绝缘层；N为大于3的正整数；所述第1导电层包括多个焊盘，所述焊盘用于连接芯片底部的导电凸点；第a导电层为第一核心导电层，第a+1导电层为第二核心导电层，a为正整数，且1＜a＜N
‑
1；所述第一核心导电层与所述第二核心导电层之间通过核心导电孔连接；所述第1导电层与所述第a导电层之间具有多个与所述焊盘一一对应设置的导电孔；所述导电孔一端与所对应的焊盘连接，另一端至多延伸至所述第a导电层，与相应的核心导电孔电连接；其中，相邻两个所述导电孔之间的间距不小于核心导电层中用于布局所述核心导电孔所需的工艺标准。2.根据权利要求1所述的封装基板，其特征在于，所述第1导电层中多个焊盘包括：多个阵列排布的第一焊盘，所述第一焊盘所连接的导电孔为第一导电孔；多个阵列排布的第二焊盘，所述第二焊盘所连接的导电孔为第二导电孔；相邻两行与相邻两列所限定的四个所述第一焊盘之间均具有一个所述第二焊盘；其中，所述第一导电孔与所述第二导电孔用于接入不同电位；所述第一导电孔与所述第二导电孔之间的间距不小于所述工艺标准。3.根据权利要求2所述的封装基板，其特征在于，所述第一导电孔所连接的核心导电孔为第一核心导电孔；多个所述第一导电孔连接同一所述第一核心导电孔；具有多个阵列排布的所述第一核心导电孔；所述第二导电孔所连接的核心导电孔为第二核心导电孔；多个所述第二导电孔连接同一所述第二核心导电孔；具有多个阵列排布的所述第二核心导电孔；相邻两行与相邻两列所限定的四个所述第一核心导电孔之间均具有一个所述第二核心导电孔。4.根据权利要3所述的封装基板，其特征在于，在垂直于所述封装基板的方向上，相邻的一列所述第一核心导电孔与一列所述第二核心导电孔之间具有一列所述第一导电孔和一列所述第二导电孔。5.根据权利要求3所述的封装基板，其特征在于，在垂直于所述封装基板的方向上，所述第一核心导电孔与一第二导电孔正对设置，该第二导电孔从所述第1导电层延伸至第a
‑
1导电层；在垂直于所述封装基板的方向上，所述第二核心导电孔与一第一导电孔正对设置，该第一导电孔从所述第1导电层延伸至第a
‑
1导...

【专利技术属性】
技术研发人员：杨晓瑞，林威志，
申请(专利权)人：鼎道智芯上海半导体有限公司，
类型：发明
国别省市：