一种氮化镓基晶体管的外延结构及制备方法技术

本发明专利技术提供一种氮化镓基晶体管的外延结构及制备方法，所述氮化镓基晶体管的外延结构包括衬底及依次沉积在所述衬底上的缓冲层、改善层及半导体层；所述改善层包括依次沉积在所述缓冲层上的第一子层、第二子层及第三子层；所述第一子层包括元素掺杂GaN层及沉积在所述元素掺杂GaN层上的Ga2O3层，所述第二子层包括周期性交替生长的P

【技术实现步骤摘要】
一种氮化镓基晶体管的外延结构及制备方法


[0001]本专利技术属于半导体
，具体地涉及一种氮化镓基晶体管的外延结构及制备方法。

技术介绍

[0002]常规AlGaN/GaN异质结构的高电子迁移率晶体管，其外延结构包括衬底、成核层、缓冲层、GaN沟道层、AlN插入层、AlGaN势垒层、GaN盖帽层；GaN材料在异质衬底上生长，存在较大的晶格失配，缓冲层中产生大量的晶格缺陷，而AlGaN/GaN异质结构使外延层位错缺陷进一步增加，这些缺陷会形成漏电通道，GaN沟道层电子较容易沿着漏电通道泄漏至缓冲层，这不仅降低了沟道层的二维电子气浓度，也会引起电流崩塌效应，使GaN沟道层的二维限制特性减弱，二维电子气浓度降低，限制了高频、高功率器件的输出，降低了器件被击穿电压，影响了器件的可靠性，因此为提高器件工作频率和输出功率及可靠性，制备具有高二维电子气浓度且低缓冲层泄漏电流的器件则至关重要。

技术实现思路

[0003]为了解决上述技术问题，本专利技术提供了一种氮化镓基晶体管的外延结构及制备方法，用于解决沟道层二维电子气浓度低、缓冲层漏电流偏大，器件短沟道效应明显，耐击穿电压能力降低，影响器件可靠性的技术问题。
[0004]一方面，该专利技术提供以下技术方案，一种氮化镓基晶体管的外延结构，包括衬底及依次沉积在所述衬底上的缓冲层、改善层及半导体层；所述改善层包括依次沉积在所述缓冲层上的第一子层、第二子层及第三子层；所述第一子层包括元素掺杂GaN层及沉积在所述元素掺杂GaN层上的Ga2O3层，所述第二子层包括周期性交替生长的P
‑
AlGaN层和AlGaO3层，所述第三子层为n
‑
AlGaN层，其中，所述元素掺杂GaN层为碳掺杂GaN层、铁掺杂GaN层及锌掺杂GaN层中的任意一种。
[0005]与现有技术相比，本专利技术的有益效果是：第一子层的元素掺杂GaN层，可引入深能级电子陷阱，减少注入缓冲层内的电子，提高缓冲层电阻，第二子层周期性结构中P
‑
AlGaN层可耗尽向缓冲层迁移的电子，另一方面Ga2O3与GaN间的晶格失配仅有2.8%，两者间因晶格失配产生的位错较少，但Ga2O3、AlGaO3相对GaN、AlGaN却具有更宽的势垒宽度，因此第一子层的Ga2O3层以及第二子层的AlGaO3可大幅阻断沟道层电子向缓冲层迁移，从而降低缓冲层漏电流，而第二子层中交替生长的P
‑
AlGaN层和AlGaO3层
，
目的在于阻断位错延伸至沟道层甚至外延层表面的同时，防止P
‑
AlGaN层的空穴迁移至沟道层，导致沟道层二维电子浓度降低的问题，第三子层（n
‑
AlGaN层）可耗尽从第二子层中的P
‑
AlGaN层向沟道层所渗透的空穴，进一步降低进入到沟道层的空穴数量，保证沟道层高二维电子浓度，n
‑
AlGaN子层逐渐降低的Al组分，可缓解第二子层以及沟道层间的晶格失配，以此制备高质量的沟道层，提升器件的性能。
[0006]进一步的，所述P
‑
AlGaN层中Al组分范围为0.2
‑
0.5，所述AlGaO3层中Al组分范围为0.2
‑
0.5，所述n
‑
AlGaN层中Al组分范围为0
‑
0.2，所述n
‑
AlGaN层中Al组分沿所述n
‑
AlGaN层的生长方向逐渐降低。
[0007]进一步的，所述半导体层包括依次沉积的GaN沟道层、AlN插入层、势垒层及盖帽层。
[0008]进一步的，所述缓冲层的厚度范围为1.2μm
ꢀ‑
2.8μm，所述GaN沟道层的厚度范围为100nm
ꢀ‑
250nm，所述AlN插入层的厚度范围为2nm
ꢀ‑
5nm，所述势垒层的厚度范围为10nm
ꢀ‑
40nm，所述盖帽层的厚度范围为5nm
ꢀ‑
50nm。
[0009]进一步的，所述P
‑
AlGaN层和AlGaO3层交替生长周期取值范围为2
‑
6。
[0010]另一方面，本专利技术还提出一种氮化镓基晶体管的外延结构制备方法，所述制备方法包括以下步骤：提供一衬底；在所述衬底上沉积缓冲层；在所述缓冲层上沉积改善层，其中，所述改善层包括第一子层、第二子层及第三子层；所述第一子层包括元素掺杂GaN层及沉积在所述元素掺杂GaN层上的Ga2O3层，所述第二子层包括周期性交替生长的P
‑
AlGaN层和AlGaO3层，所述第三子层为n
‑
AlGaN层，其中，所述元素掺杂GaN层为碳掺杂GaN层、铁掺杂GaN层及锌掺杂GaN层中的任意一种；在所述改善层上沉积GaN沟道层；在所述GaN沟道层上沉积AlN插入层；在所述AlN插入层上沉积势垒层；在所述势垒层上沉积盖帽层。
[0011]进一步的，所述P
‑
AlGaN层P型掺杂剂为镁或锌，所述n
‑
AlGaN层n型掺杂剂为硅或锗。
[0012]进一步的，所述碳掺杂GaN层中碳掺杂浓度范围为1
×
10
18
cm
‑3‑1×
10
19
cm
‑3，所述P
‑
AlGaN层P型掺杂剂镁的掺杂浓度范围为1
×
10
16
cm
‑3‑1×
10
17
cm
‑3，所述n
‑
AlGaN层中n型掺杂剂硅的掺杂浓度范围为1
×
10
14
cm
‑3‑1×
10
15
cm
‑3。
[0013]进一步的，所述元素掺杂GaN层反应腔温度范围为800℃
‑
1200℃，所述元素掺杂GaN层反应腔压力范围为150 torr
ꢀ‑
250torr，所述Ga2O3层反应腔压力范围为50 torr
ꢀ‑
200torr。
附图说明
[0014]图1为本专利技术第一实施例中的氮化镓基晶体管的外延结构的结构示意图。
[0015]图2为本专利技术第二实施例中氮化镓基晶体管的外延结构的制备方法流程图。
[0016]主要元件符号说明：1、衬底；2、缓冲层；3、改善层；4、GaN沟道层；5、AlN插入层；6、势垒层；7、盖帽层；31、第一子层；32、第二子层；33、第三子层。
[0017]如下具体实施方式将结合上述附图进一步说明本专利技术。
具体实施方式
[0018]为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中
给出了本专利技术的若干实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种氮化镓基晶体管的外延结构，其特征在于，包括衬底及依次沉积在所述衬底上的缓冲层、改善层及半导体层；所述改善层包括依次沉积在所述缓冲层上的第一子层、第二子层及第三子层；所述第一子层包括元素掺杂GaN层及沉积在所述元素掺杂GaN层上的Ga2O3层，所述第二子层包括周期性交替生长的P
‑
AlGaN层和AlGaO3层，所述第三子层为n
‑
AlGaN层，其中，所述元素掺杂GaN层为碳掺杂GaN层、铁掺杂GaN层及锌掺杂GaN层中的任意一种。2.根据权利要求1所述的氮化镓基晶体管的外延结构，其特征在于，所述元素掺杂GaN层的厚度范围为200nm
ꢀ‑
1500nm，所述Ga2O3层的厚度范围为100nm
ꢀ‑
1000nm，所述P
‑
AlGaN层的厚度范围为50nm
ꢀ‑
500nm，所述AlGaO3层的厚度范围为20nm
ꢀ‑
200nm，所述n
‑
AlGaN层的厚度范围为100nm
ꢀ‑
1000nm。3.根据权利要求1所述的氮化镓基晶体管的外延结构，其特征在于，所述P
‑
AlGaN层中Al组分范围为0.2
‑
0.5，所述AlGaO3层中Al组分范围为0.2
‑
0.5，所述n
‑
AlGaN层中Al组分范围为0
‑
0.2，所述n
‑
AlGaN层中Al组分沿所述n
‑
AlGaN层的生长方向逐渐降低。4.根据权利要求1~3任一项所述的氮化镓基晶体管的外延结构，其特征在于，所述半导体层包括依次沉积的GaN沟道层、AlN插入层、势垒层及盖帽层。5.根据权利要求4所述的氮化镓基晶体管的外延结构，其特征在于，所述缓冲层的厚度范围为1.2μm
ꢀ‑
2.8μm，所述GaN沟道层的厚度范围为100nm
ꢀ‑
250nm，所述AlN插入层的厚度范围为2nm
ꢀ‑
5nm，所述势垒层的厚度范围为10nm
ꢀ‑
40nm，所述盖帽层的厚度范围为5nm
ꢀ‑
50nm。6.根据权利要求1所述的氮化镓基晶体管的外延结构，其特征在于，所述P...

【专利技术属性】
技术研发人员：侯合林，谢志文，张铭信，陈铭胜，文国昇，金从龙，
申请(专利权)人：江西兆驰半导体有限公司，
类型：发明
国别省市：