包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法技术

本申请涉及包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。一种用于形成包括存储器单元串的存储器阵列的方法包括直接在包括含硅材料的导体层上方形成包括竖直交替的第一层和第二层的堆叠。所述堆叠包括横向间隔开的存储器块区和阵列穿孔TAV区。所述堆叠在所述存储器块区中包括延伸穿过所述第一层和所述第二层的沟道材料串。所述堆叠在所述TAV区中包括延伸到所述导体层的所述含硅材料的TAV开口。使金属卤化物与所述含硅材料的所述硅反应以将所述金属卤化物的所述金属沉积在所述导体层中。在沉积所述金属之后，在所述TAV开口中直接抵靠所述所沉积金属形成导电材料，且由此在所述TAV开口中的个别者中形成包括所述导电材料和所述所沉积金属的TAV。公开了结构实施例。公开了结构实施例。公开了结构实施例。

【技术实现步骤摘要】
包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法


[0001]本文中所公开的实施例涉及包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。

技术介绍

[0002]存储器是一种类型的集成电路，且在计算机系统中用于存储数据。可在个别存储器单元的一或多个阵列中制造存储器。可使用数字线(其也可称为位线、数据线或感测线)和存取线(其也可称为字线)对存储器单元进行写入或从存储器单元读取。感测线可沿着阵列的列使存储器单元以导电方式互连，且存取线可沿着阵列的行使存储器单元以导电方式互连。可通过感测线与存取线的组合对每一存储器单元进行唯一地寻址。
[0003]存储器单元可为易失性、半易失性或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长一段时间。通常将非易失性存储器指定为具有至少约10年保留时间的存储器。易失性存储器会耗散，且因此刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更少的保留时间。无论如何，存储器单元配置成在至少两个不同的可选择状态下保留或存储存储器。在二进制系统中，所述状态被视为“0”或者“1”。在其它系统中，至少一些个别存储器单元可配置成存储多于两个级别或状态的信息。
[0004]场效应晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括其间具有半导电沟道区的一对导电源极/漏极区。导电栅极邻近于沟道区，且通过薄栅极绝缘体与所述沟道区分开。向栅极施加合适电压允许电流通过沟道区从源极/漏极区中的一个流动到另一个。当从栅极去除电压时，在很大程度上防止电流流动通过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可以可逆方式编程的电荷存储区。
[0005]快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。举例来说，现代个人计算机可将BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用固态硬盘中的快闪存储器来替代常规硬盘驱动器。作为又另一实例，快闪存储器在无线电子装置中普及，因为其使得制造商能够在新通信协议变得标准化时支持所述新通信协议，且提供针对增强特征远程升级装置的能力。
[0006]存储器阵列可布置于存储器页、存储器块和部分块(例如，子块)以及存储器平面中，例如，如美国专利申请公开第2015/0228651号、第2016/0267984号以及第2017/0140833号中的任一个中所展示和描述。存储器块可至少部分地界定竖直堆叠的存储器单元的个别字线层中的个别字线的纵向轮廓。到这些字线的连接可在竖直堆叠的存储器单元的阵列的末端或边缘处的所谓“阶梯梯级结构(stair
‑
step structure)”中发生。阶梯梯级结构包含个别“阶梯”(替代地称为“梯级”或“阶梯梯级”)，其界定个别字线的接触区，竖向延伸的导电通孔接触所述接触区以提供对字线的电存取。

技术实现思路

[0007]在一个方面中，本申请提供一种用于形成包括存储器单元串的存储器阵列的方法，其包括：直接在包括含硅材料的导体层上方形成包括竖直交替的第一层和第二层的堆叠，堆叠包括横向间隔开的存储器块区和阵列穿孔(TAV)区，堆叠在存储器块区中包括延伸穿过第一层和第二层的沟道材料串，堆叠在TAV区中包括延伸到导体层的含硅材料的TAV开口；使金属卤化物与含硅材料的硅反应以将金属卤化物的金属沉积在导体层中；及在沉积金属之后，在TAV开口中直接抵靠所沉积金属形成导电材料，且由此在TAV开口中的个别者中形成包括导电材料和所沉积金属的TAV。
[0008]在另一方面中，本申请提供一种包括存储器单元串的存储器阵列，其包括：横向间隔开的存储器块，其个别地包括直接在导体层上方的竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层，存储器单元串包括延伸穿过绝缘层和导电层的沟道材料串，沟道材料串与导体层的导体材料直接电耦合；及阵列穿孔(TAV)区，其包括延伸穿过堆叠且延伸到导体层中的个别TAV，个别TAV在导体层中具有包括元素形式金属的最下部表面。
[0009]在又一方面中，本申请提供一种包括存储器单元串的存储器阵列，其包括：横向间隔开的存储器块，其个别地包括直接在导体层上方的竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层，存储器单元串包括延伸穿过绝缘层和导电层的沟道材料串，沟道材料串与导体层的导体材料直接电耦合；及阵列穿孔(TAV)区，其包括延伸穿过堆叠且延伸到导体层中的个别TAV，个别TAV包括径向外部导电内衬，所述径向外部导电内衬包括金属氮化物，个别TAV包括导电芯，所述导电芯在径向外部导电内衬的径向内侧且具有比径向外部导电内衬更高的导电性，径向外部导电内衬具有在导体层的顶部表面中和下方的最下部表面。
[0010]在又一方面中，本申请提供一种包括存储器单元串的存储器阵列，其包括：横向间隔开的存储器块，其个别地包括直接在导体层上方的竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层，存储器单元串包括延伸穿过绝缘层和导电层的沟道材料串，沟道材料串与导体层的导体材料直接电耦合；及阵列穿孔(TAV)区，其包括延伸穿过堆叠且延伸到导体层中的个别TAV，个别TAV包括径向外部导电内衬，所述径向外部导电内衬包括金属氮化物，个别TAV包括导电芯，所述导电芯在径向外部导电内衬的径向内侧且具有比径向外部导电内衬更高的导电性，径向外部导电内衬具有直接抵靠导体层的顶部表面的最下部表面。
附图说明
[0011]图1为可为较大衬底(例如，半导体晶片，且未展示)的部分的裸片或裸片区域的图解顶部平面图。
[0012]图2到5为根据本专利技术的实施例的构造(例如，作为图1的部分)的部分的图解横截面图，所述构造将包括存储器单元的竖向延伸串的阵列。
[0013]图6到68为根据本专利技术的一些实施例的处理中的图2到5的构造或其部分或替代和/或额外实施例的示意性顺序截面和/或放大图。
具体实施方式
[0014]本专利技术的实施例涵盖用于形成存储器阵列(例如NAND阵列)或具有阵列下外围控制电路系统(例如，阵列下CMOS)的其它存储器单元的方法。本专利技术的实施例涵盖所谓的“后
栅”或“替换栅”处理、所谓的“先栅”处理，以及无论是现有的还是未来开发的都与晶体管栅极的形成时间无关的其它处理。本专利技术的实施例还涵盖与制造方法无关的存储器阵列(例如，NAND架构)。参考图1到68来描述实例方法实施例，其可被视为“后栅”或“替换栅”工艺。此外且无论如何，以下处理步骤顺序只是一个实例，且可使用实例处理步骤的其它顺序(有或没有其它处理步骤)而不管是否使用“后栅/替换栅”处理。
[0015]图1展示包括裸片或裸片区域100的实例图解实施例，所述裸片或裸片区域可为较大衬底(例如，半导体晶片，且未展示)的部分且将在所述裸片或裸片区域中制造存储器阵列。实例裸片区域100包括至少一个存储器平面区105(展示四个)、个别存储器平面区105中的存储器块区58、阶梯阶级区60(在存储器平面的纵向端展示两个)以及本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：直接在包括含硅材料的导体层上方形成包括竖直交替的第一层和第二层的堆叠，所述堆叠包括横向间隔开的存储器块区和阵列穿孔TAV区，所述堆叠在所述存储器块区中包括延伸穿过所述第一层和所述第二层的沟道材料串，所述堆叠在所述TAV区中包括延伸到所述导体层的所述含硅材料的TAV开口；使金属卤化物与所述含硅材料的所述硅反应以将所述金属卤化物的所述金属沉积在所述导体层中；及在沉积所述金属之后，在所述TAV开口中直接抵靠所述所沉积金属形成导电材料，且由此在所述TAV开口中的个别者中形成包括所述导电材料和所述所沉积金属的TAV。2.根据权利要求1所述的方法，其中所述所沉积金属至少主要呈元素形式。3.根据权利要求1所述的方法，其中所述所沉积金属包括金属化合物和两种或更多种元素金属的合金中的至少一种。4.根据权利要求1所述的方法，其中所述所沉积金属至少主要呈元素形式，且还包括金属化合物和两种或更多种元素金属的合金中的至少一种。5.根据权利要求1所述的方法，其中所述导电材料包括α相的元素钨，且所述所沉积金属至少主要为β相的元素钨。6.根据权利要求1所述的方法，其中所述个别TAV在所述导体层中具有包括元素形式金属的最下部表面，所述元素形式金属为来自所述金属卤化物的所述金属。7.根据权利要求1所述的方法，其中所述个别TAV的所述导电材料包括径向外部导电内衬和导电芯，所述径向外部导电内衬包括金属氮化物，所述导电芯在所述径向外部导电内衬的径向内侧且具有比所述径向外部导电内衬更高的导电性，所述径向外部导电内衬具有在所述导体层的顶部表面中和下方的最下部表面。8.根据权利要求1所述的方法，其中所述个别TAV的所述导电材料包括径向外部导电内衬和导电芯，所述径向外部导电内衬包括金属氮化物，所述导电芯在所述径向外部导电内衬的径向内侧且具有比所述径向外部导电内衬更高的导电性，所述径向外部导电内衬具有直接抵靠所述导体层的顶部表面的最下部表面。9.一种包括存储器单元串的存储器阵列，其包括：横向间隔开的存储器块，其个别地包括直接在导体层上方的竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层，存储器单元串包括延伸穿过所述绝缘层和所述导电层的沟道材料串，所述沟道材料串与所述导体层的导体材料直接电耦合；及阵列穿孔TAV区，其包括延伸穿过所述堆叠且延伸到所述导体层中的个别TAV，所述个别TAV在所述导体层中具有包括元素形式金属的最下部表面。10.根据权利要求9所述的存储器阵列，其中所述导体层中的所述最下部表面为所述导体层的最下部表面。11.根据权利要求10所述的存储器阵列，其中所述导体层的所述最下部表面和所述导体层中的所述个别通孔的所述最下部表面包括金属硅化物。12.根据权利要求11所述的存储器阵列，其中所述元素形式金属和所述金属硅化物彼此直接抵靠。13.根据权利要求11所述的存储器阵列，其中所述金属硅化物周向地围绕所述元素形
式金属。14.根据权利要求13所述的存储器阵列，其中所述元素形式金属和所述金属硅化物彼此直接抵靠。15.根据权利要求9所述的存储器阵列，其中所述元素形式金属包括β相的元素钨，且所述个别TAV包括直接在其上方的α相的元素钨。16.根据权利要求15所述的存储器阵列，其中所述β相的元素钨和所述α相的元素钨彼此直接抵靠。17.根据权利要求9所述的存储器阵列，其中所述个别TAV包括直接在所述...

【专利技术属性】
技术研发人员：J，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：