基于可逆逻辑的除法器制造技术

本发明专利技术涉及一种基于可逆逻辑的除法器，包括：包括两个可逆左移寄存器，其中一个是（ｎ＋２）输入／输出可逆左移寄存器Ｒｅｇ＿１，另一个是ｎ输入／输出可逆左移寄存器Ｒｅｇ＿２；两个可逆复用器，其中一个是（ｎ＋１）比特可逆复用器ＭＵＸ＿１，另一个是ｎ比特可逆复用器ＭＵＸ＿２；一个ｎ输入／输出可逆串行进位加法器；一个基于可逆Ｄ型触发器的二分频器；一个反相器、ｎ个三态门以及若干Ｆｅｙｎｍａｎ门。本发明专利技术所述的除法器适用于对除数与被除数都为正整数的例子。由于本发明专利技术对除法器电路中的主要器件进行了基于可逆逻辑门的电路设计，避免了系统中因逻辑信息位的丢失产生的能量损失，减少了系统能耗。

【技术实现步骤摘要】

本专利技术涉及信息
的低功耗的CMOS电路，特别涉及一种低功耗的基于可 逆逻辑的除法器。
技术介绍
除法是数值计算和数据分析中最常用的运算之一，许多高级运算如平方根、指数、 三角函数等都与其有关。除法器是电子
的基础模块，广泛应用于数字电路和数字 系统的设计中。但传统的除法器是不可逆的，并且存在信息位的丢失，能耗较大。 Landauer已证实，由与门、异或门等这些不可逆的传统逻辑门构造的电路在运 行过程中，不可避免的会产生能量的损耗。因为在计算过程中，每比特信息的丢失会消耗 kT*ln2焦耳的能量，其中k是波尔茨曼常量，T是绝对温度。尽管与其它形式的能耗相比， kT*ln2是一个非常小的量，但在计算中消耗的总能量同信息丢失的个数是成正比的，也就 是说，随着信息丢失个数的增加，能耗也随之增加，所以在进行低能耗电路设计时，这一能 耗不能忽视。 1973年，Bennett指出，在电路中，为了避免因每比特信息丢失而产生的kT*ln2能 耗，必须使用可逆逻辑门。可逆逻辑电路是无信息损失的，在理论上能实现零能耗。因此， 用可逆逻辑门设计成的除法器可以大大的降低系统能耗。
技术实现思路
本专利技术的目的是提供一种不恢复余数的可逆除法器，通过一系列可逆模块及三态 门的级联来实现。 本专利技术是通过以下的技术方案实现的 —种基于可逆逻辑的除法器，包括两个可逆左移寄存器，其中一个是(n+2)输入/ 输出可逆左移寄存器Reg_l，另一个是n输入/输出可逆左移寄存器Reg_2 ;两个可逆复用 器，其中一个是(n+1)比特可逆复用器MUXj，另一个是n比特可逆复用器MUX—2 ;—个n输 入/输出可逆串行进位加法器；一个基于可逆D型触发器的二分频器；一个反相器、n个三 态门以及若干Feynman门。 更进一步地，所述基于可逆逻辑的除法器中，所述可逆复用器MUXj的输出作为 可逆左移寄存器Regj的输入，可逆复用器MUX—2的输出作为可逆左移寄存器Reg_2的输 入；所述可逆左移寄存器Regj的第一输出PI作为第一 Feynman门的第一比特输入，这个 第一Feynman门的第二比特输入置零，通过这个第一 Feynman门后，得到的两个输出都为 其中一个输出P工作为所述可逆加法器ADD的进位输入，用来控制所述可逆加法器ADD执 行加法或减法，另一个输出Pi控制除数的取反操作；可逆左移寄存器Regj的第二输出R二 (rn—r..巧，r。)分别作为n个第二 Fey丽n门的第一比特输入，这n个第二 Fey丽n门的第 二比特输入都置零，这n个第二 Feynman门的第一输出作为最终的余数R = (rn—广'巧，r。)， 第二输出分别作为n个所述三态门的输入，n个所述三态门的输出作为可逆加法器ADD的部分输入B二 (Bn…B2，B》；所述可逆加法器的输出(Cn，Sn…S2，S》作为可逆复用器MUXj的一个输入，可逆复用器MUXj的另一个输入为(P，an—广.a一。) = (0，0…，0，0);可逆左移寄存器Reg—2的输出q。直接作为输出，(qn—广、，q》分别作为(n_l)个第四Fey丽n门的第一比特输入，(n-l)个第四Feynman门的第二比特输入置零，这(n-l)个第四Feynman门第一输出作为部分余数输出，其第二输出连同CJ乍为可逆复用器MUX—2的一个输入，可逆复用器MUX—2的另一个输入为被除数X = (xn—p…^， x。)，可逆左移寄存器Reg_2的输出SO作为可逆左移寄存器Reg_l的输入。 本专利技术对除法器进行了基于可逆逻辑门的可逆设计，避免了因逻辑信息位的丢失产生的能量损耗，减少了应用了除法器的数字电路或数字系统的能耗。附图说明 图1 :二选一 n输入/输出可逆复用器的结构； 图2 :n输入/输出可逆串行进位加法器的结构； 图3a :基于可逆D型触发器的二分频器的结构； 图3b :可逆二分频器基本模块； 图4a :可逆左移寄存器的结构； 图4b :可逆左移寄存器基本模块； 图4c :n输入/输出可逆左移寄存器的结构； 图5:三态门的结构； 图6 :反相器的的结构； 图7 :时钟脉冲CLK经过可逆二分频器及反相器后的输出结果的图示； 图8 :基于可逆逻辑的n输入/输出除法器的结构。具体实施例方式—、构建基于可逆逻辑的除法器 基于可逆逻辑的除法器包括可逆复用器、可逆串行进位加法器、可逆二分频器、可逆左移寄存器、三态门、反相器及若干Feynman门。 下面分别介绍每个模块的构建 1、二选一 n输入/输出可逆复用器由n个Fredkin门级联而成，伴随n个无用输出，如图l所示。其中S为控制输入，An…4A及Bn…B^工是两组输入数据。当S二0时，输出数据Jn…JJi = A,..AA ;当S = 1时，输出数据J广JJi = B广B具。 2、n输入/输出可逆串行进位加法器由n个HNG门级联而成，伴随2n个无用输出，如图2所示。单独的HNG门能实现全加器的功能，将低位HNG门的进位输出连到高位HNG门的进位输入，就能实现任意n输入/输出可逆串行进位加法器。 3、基于可逆D型触发器的二分频器由一个Fredkin门及两个Feynman门级联而成，伴随两个无用输出，如图3a所示，其基本模块如图3b所示，取名为"BUF"。如果时钟脉冲CLK的周期为T，则输出Qn+1的周期为2T。 4、图4a是一位可逆左移寄存器的基本结构，它由三个Fredkin门和三个Feynman门级联而成，其对应的功能表见表1。当HOLD = O，E = 0时，寄存器执行数据的左移操作；当HOLD = 0， E = 1时，寄存器执行数据的同步置入操作；当HOLD = 1时，不管使能端E的状态，寄存器为保持状态。图4b是一位可逆左移寄存器(图4a)的基本逻辑单元，它将主要的五个输入——CLK、HOLD、E、Qi—!及DIi，五个输出——CLK、 HOLD、 E、 Qi及Qi封装成一个基本逻辑单元，记为可逆左移寄存器基本模块。 n输入/输出可逆左移寄存器由n个可逆左移寄存器基本模块(图4b)级联而成，如图4c所示。它的工作原理见表2。表1中第1、2行为寄存器左移操作；第3行为并行输入数据的同步置入操作；第4行为保持状态。 表1 一位可逆左移寄存器的功能表<table>table see original document page 6</column></row><table> 表2n输入/输出可逆左移寄存器的功能表<table>table see original document page 6</column></row><table> (n+2)输入/输出可逆左移寄存器由n+2个可逆左移寄存器基本模块级联而成。工作原理同n输入/输出可逆左移寄存器。 5、三态门的结构见图5，其真值表如表3所示。当使能端EN二 l时，如果输入为O，则输出为0 ;如果输入为l，则输出也为1。当使能端EN = 0时，不论输入取何值，电路的输出端出现开路，既不是低电平O也不是高电平l，这就是第三种高阻工作状态。三态门的 输出作为可逆加法器ADD的输入B = (B,..B2， B本文档来自技高网...

【技术保护点】
一种基于可逆逻辑的除法器，其特征在于：包括两个可逆左移寄存器，其中一个是（ｎ＋２）输入／输出可逆左移寄存器Ｒｅｇ＿１，另一个是ｎ输入／输出可逆左移寄存器Ｒｅｇ＿２；两个可逆复用器，其中一个是（ｎ＋１）特可逆复用器ＭＵＸ＿１，另一个是ｎ比特可逆复用器ＭＵＸ＿２；一个ｎ输入／输出可逆串行进位加法器；一个基于可逆Ｄ型触发器的二分频器；一个反相器、ｎ个三态门以及若干Ｆｅｙｎｍａｎ门。

【技术特征摘要】

【专利技术属性】
技术研发人员：倪丽惠，管致锦，景为平，孙玲，陶涛，施振佺，
申请(专利权)人：南通大学，
类型：发明
国别省市：32[中国|江苏]