一种改善镀层分层的引线框架及半导体器件制造技术

本实用新型专利技术公开了一种改善镀层分层的引线框架及半导体器件，包括管芯焊盘、安装在管芯焊盘上的半导体芯片、设置在管芯焊盘的第一侧的第一引脚和第二引脚、设置在管芯焊盘的第二侧的第三引脚、连接半导体芯片与第一引脚、第二引脚和第三引脚的电连接结构以及包封管芯焊盘、半导体芯片、第一引脚、第二引脚、第三引脚和电连接结构的塑封体，管芯焊盘的第一表面形成有载片区域以及位于载片区域内且面积小于载片区的第一镀层区域，第一镀层区域涂覆有镀层，半导体芯片配置于载片区域内并与镀层电接触。与现有技术相比，本实用新型专利技术的半导体器件结构简单且可靠性高，能够有效防止引线框架、半导体芯片及塑封体的界面之间分层。半导体芯片及塑封体的界面之间分层。半导体芯片及塑封体的界面之间分层。

【技术实现步骤摘要】
一种改善镀层分层的引线框架及半导体器件


[0001]本技术涉及半导体器件
，特别是涉及一种改善镀层分层的引线框架及半导体器件。

技术介绍

[0002]在电子封装中，界面分层是封装性能可靠性评价的主要方面。分层是封装内部各界面之间发生了微小的剥离或裂缝，一般在1
‑
2um以上，其主要发生在封装树脂与芯片界面之间、封装树脂与框架焊盘之间、封装树脂与框架界面之间、芯片与银浆界面之间以及银浆与引线框架界面之间等等，由此影响芯片与框架之间的导电性能，导致封装产品可靠性降低。
[0003]现有的封装产品，为增加芯片与框架之间的导电性能，通常在对框架进行整体镀银后安装芯片，但在目前封装技术条件下，整个过程需要对芯片及框架进行多次回流，回流时，封装体在环境温度变化时，会引起封装树脂的内部应力变化及内部水分的蒸汽压力变化并大于封装树脂与芯片、框架焊盘及框架表面之间的粘接力，由此导致封装树脂与芯片和框架的界面之间出现剥离及裂纹，进而使得芯片与框架之间的导电性降低，封装产品的可靠性差。

技术实现思路

[0004]有鉴于此，本技术的目的在于提供一种改善镀层分层的引线框架及半导体器件，以解决现有技术中芯片与框架界面之间容易出现剥离及裂纹而导致的芯片与框架的导电性低及封装产品的可靠性差的问题。
[0005]为达到上述目的，本技术提供的一技术方案提供一种改善镀层分层的引线框架，包括至少一框架单元，所述框架单元包括上下贯穿形成有一工艺孔的边框、形成于所述工艺孔内并连接至所述边框上的管芯焊盘、设置在所述管芯焊盘的第一侧并连接至边框上的第一引脚和第二引脚以及设置在与所述管芯焊盘的第一侧相对的第二侧并连接至边框上的第三引脚；所述管芯焊盘的第一表面形成有载片区域以及位于所述载片区域内且面积小于载片区的第一镀层区域。
[0006]进一步的，所述工艺孔的内壁具有相对设置的第一内侧壁和第二内侧壁，所述第一引脚和第二引脚的一端连接至所述第一内侧壁，第一引脚和第二引脚的另一相对端与所述管芯焊盘的第一侧间隔设置，所述第三引脚的一端连接至所述第二内侧壁，第三引脚的另一相对端连接至所述管芯焊盘的第二侧或与所述管芯焊盘间隔设置。
[0007]进一步的，所述第一引脚包括平行于所述第一内侧壁设置的第一连筋以及连接于所述第一连筋与第一内侧壁之间的多个第一引线，多个所述第一引线与所述第二引脚平行设置且与所述第二引脚物理上分离，第一引线的一端与所述第一连筋连接、另一端与所述第一内侧壁连接。
[0008]进一步的，所述第三引脚包括设置在所述管芯焊盘的第二侧与第二内侧壁之间的
多个第二引线，多个第二引线相互平行设置，且第二引线的一端与所述管芯焊盘的第二侧连接、另一端与第所述第二内侧壁连接；
[0009]或
[0010]所述第三引脚包括平行于所述第二内侧壁设置的第二连筋以及连接于所述第二连筋与第二内侧壁之间的多个第三引线，多个第三引线相互平行设置，且第三引线的一端与所述第二连筋连接、另一端与所述第二内侧壁连接。
[0011]进一步的，所述工艺孔的内壁还具有设置在第一内侧壁与第二内侧壁之间且呈相对布置的第三内侧壁和第四内侧壁，所述管芯焊盘还具有与所述第三内侧壁相对设置的第三侧和与第四内侧壁相对设置的第四侧，所述管芯焊盘的第三侧和/或第四侧上一体向外延伸形成有连接至对应侧的第三内侧壁和/或第四内侧壁上的加强筋。
[0012]进一步的，所述管芯焊盘的第一表面还形成有位于所述载片区域内且独立于所述第一镀层区域外的至少一第二镀层区域，且所述第一镀层区域与第二镀层区域的总面积小于所述载片区域的面积。
[0013]为达到上述目的，本技术的另一技术方案提供一种半导体器件，包括管芯焊盘、安装在所述管芯焊盘上的半导体芯片、设置在所述管芯焊盘的第一侧的第一引脚和第二引脚、设置在所述管芯焊盘的第二侧的第三引脚、连接所述半导体芯片与第一引脚、第二引脚和第三引脚的电连接结构以及包封所述管芯焊盘、半导体芯片、第一引脚、第二引脚、第三引脚和电连接结构的塑封体，所述管芯焊盘的第一表面形成有载片区域以及位于所述载片区域内且面积小于载片区的第一镀层区域，所述第一镀层区域涂覆有镀层，所述半导体芯片配置于所述载片区域内并与所述镀层电接触。
[0014]进一步的，所述半导体芯片包括安装于所述载片区域上的第一部分和一体形成于所述第一部分上的第二部分，所述第一部分的四周向外超出所述第二部分的外侧壁形成有一台阶。
[0015]进一步的，所述第一引脚、第二引脚和第三引脚均具有朝向远离管芯焊盘方向延伸并外露于所述塑封体外的焊脚，所述焊脚的表面电镀有电镀涂层。
[0016]进一步的，所述管芯焊盘采用铜框架制成，所述镀层为银镀层或锡镀层。
[0017]本技术通过在管芯焊盘上设置载片区域以及在载片区域内设置面积小于载片区域的第一镀层区域，半导体芯片焊接在载片区域内，载片区域与塑封体之间的结合力由于第一镀层区域，同时第一镀层区域的导电性能优于载片区域，兼顾了引线框架、半导体芯片及塑封体之间结合力及引线框架与半导体芯片之间的导电性，进而改善半导体器件内部各结构界面之间的分层问题，提高半导体器件的可靠性。
附图说明
[0018]图1为本技术一优选实施例的改善镀层分层的引线框架的结构示意图。
[0019]图2为本技术另一实施例的改善镀层分层的引线框架的结构示意图。
[0020]图3为本技术一实施例的半导体器件的结构示意图。
[0021]图4为图3的内部结构图。
[0022]说明书附图标记如下：
[0023]框架单元10、边框11、工艺孔11a、第一内侧壁11b、第二内侧壁11c、第三内侧壁
11d、第四内侧壁11e、管芯焊盘20、载片区域20a、第一镀层区域20b、第二镀层区域20c、加强筋21、半导体芯片30、台阶31、第一引脚40、第一连筋41、第一引线42、第二引脚50、第三引脚60、第二引线61、第二连筋62、第三引线63、电连接结构70、塑封体80、导电胶90。
具体实施方式
[0024]下面通过具体实施方式进一步详细说明：
[0025]实施例
[0026]根据本技术的一优选实施例，提供的改善镀层分层的引线框架包括具有载片区域20a及第一镀层区域20b的管芯焊盘20，第一镀层区域20b的面积小于载片区域20a并位于载片区域20a内，由此可以改善管芯焊盘20、半导体芯片30及塑封体80之间分层的问题，提高半导体器件的可靠性。
[0027]请参照图1，为本技术一实施例的改善镀层分层的引线框架的结构示意图，所述引线框架用于形成封装的半导体器件。所述引线框架包括至少一框架单元10，具体实现时，引线框架通常包括呈阵列分布的多个框架单元10，引线框架采用铜带一体冲压形成铜框架，并在半导体器件封装完成后，对连接在一起的铜框架切筋分离成独立的单个半导体器件。
[0028]所述框架单元本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种改善镀层分层的引线框架，包括至少一框架单元，其特征在于，所述框架单元包括上下贯穿形成有一工艺孔的边框、形成于所述工艺孔内并连接至所述边框上的管芯焊盘、设置在所述管芯焊盘的第一侧并连接至边框上的第一引脚和第二引脚以及设置在与所述管芯焊盘的第一侧相对的第二侧并连接至边框上的第三引脚；所述管芯焊盘的第一表面形成有载片区域以及位于所述载片区域内且面积小于载片区的第一镀层区域。2.根据权利要求1所述的改善镀层分层的引线框架，其特征在于，所述工艺孔的内壁具有相对设置的第一内侧壁和第二内侧壁，所述第一引脚和第二引脚的一端连接至所述第一内侧壁，第一引脚和第二引脚的另一相对端与所述管芯焊盘的第一侧间隔设置，所述第三引脚的一端连接至所述第二内侧壁，第三引脚的另一相对端连接至所述管芯焊盘的第二侧或与所述管芯焊盘间隔设置。3.根据权利要求2所述的改善镀层分层的引线框架，其特征在于，所述第一引脚包括平行于所述第一内侧壁设置的第一连筋以及连接于所述第一连筋与第一内侧壁之间的多个第一引线，多个所述第一引线与所述第二引脚平行设置且与所述第二引脚物理上分离，第一引线的一端与所述第一连筋连接、另一端与所述第一内侧壁连接。4.根据权利要求2所述的改善镀层分层的引线框架，其特征在于，所述第三引脚包括设置在所述管芯焊盘的第二侧与第二内侧壁之间的多个第二引线，多个第二引线相互平行设置，且第二引线的一端与所述管芯焊盘的第二侧连接、另一端与第所述第二内侧壁连接；或所述第三引脚包括平行于所述第二内侧壁设置的第二连筋以及连接于所述第二连筋与第二内侧壁之间的多个第三引线，多个第三引线相互平行设置，且第三引线的一端与所述第二连筋连接、另一端与所述第二内侧壁连接。5.根据权利要求2所述的改善镀层分层的引线框架，其特征在于...

【专利技术属性】
技术研发人员：陈建华，瞿伟，胡杰，许建华，
申请(专利权)人：重庆万国半导体科技有限公司，
类型：新型
国别省市：