一种过采样自举开关隔离驱动采样保持电路制造技术

本发明专利技术公开了一种过采样自举开关隔离驱动采样保持电路，属于模拟集成电路设计领域。对模拟信号的采样，是从模拟信号转换到数字信号的关键一步，对模拟信号采样的精确程度将直接影响后续数字编码的准确性。本发明专利技术基于栅压自举开关电路，提出一种过采样自举开关隔离驱动采样保持电路，通过运放隔离输入信号与控制信号的相互影响，以此来达到提高采样精度的目的。的。的。

【技术实现步骤摘要】
一种过采样自举开关隔离驱动采样保持电路


[0001]本专利技术属于模拟集成电路设计领域，具体涉及一种过采样自举开关隔离驱动采样保持电路。

技术介绍

[0002]模数转换器（ADC）的作用是将现实生活中连续的模拟信号转化为数字编码，是沟通现实世界和虚拟世界的桥梁，为此需要对模拟信号进行快速精确的采样，这样才能保证转化后数字编码的准确性。
[0003]对模拟信号的采样和保持由开关电容电路实现，基本的采样保持电路如图1所示，它由NMOS开关和电容组成。当时钟信号CLK为高电平时NMOS开关导通输入信号IN对电容C进行充电，使OUT随IN变化实现对信号的采样保持。此时的NMOS管工作在三极管区，它的导通电阻为
[0004]由于V
gs
会随着输入信号的变化而变化，因此MOS晶体管实现的采样开关的导通电阻会随着模拟输入信号的变化而变化。这样，MOS晶体管对信号的依赖的导通电阻会导致采样输出失真。
[0005]并且用NMOS晶体管单管传输模拟信号会产生阈值损失，有2种方式来补偿这样的阈值损失第一种方式是用PMOS+NMOS的双晶体管来共同传输模拟信号，第二种方式是提高NMOS晶体管在传输信号时候栅端电压，提高后的栅压至少比最大输入模拟信号高出一个MOS管的阈值电压，保证NMOS晶体管的栅源电压远远大于其本身的阈值电压，我们可以用一个充好电的电容来完成这样的功能，在采样工作的时候，充电后的电容接入栅源之间，由于电容靠近的极板上的电荷无处可去，保持守恒，栅电压只能被抬高输入信号的大小，在保持工作的时候，关闭采样开关，将电容接到电源
‑
地之间预充。

技术实现思路

[0006]为了提高采样的精度，本专利技术提出了一种过采样自举开关隔离驱动采样保持电路。
[0007]本专利技术的电路如图2所示：电路包括：P型MOS管M4和P型MOS管M5；N型MOS管M1、N型MOS管M2、N型MOS管M3、N型MOS管M6、N型MOS管M7、N型MOS管M8、N型MOS管M9、N型MOS管M10；电容C1；放大器OP；反相器B1；N型MOS管M1的栅端连接偏置电压VP，漏端接电源电压VDD，源端接电容C1的一端；N型MOS管M2的栅端接反相器B1的输出端，漏端连接电容C1的另一端，源端连接地电位；N型MOS管M3的栅端接时钟信号CLK，漏端接P型MOS管M4的漏端，源端接N型MOS管M2的漏端；P型MOS管M4的栅端接时钟信号CLK，源端接电源电压VDD；P型MOS管M5的栅端接P型MOS管M4和N型MOS管M6的漏端，源端接N型MOS管M1的源端，漏端接N型MOS管M8的源端；N型MOS管M6的栅
端接N型MOS管M7的栅端，源端接N型MOS管M2的漏端；N型MOS管M7的栅端接N型MOS管M6的栅端及N型MOS管M8的漏端，源端接N型MOS管M2的漏端，漏端接运算放大器OP的输出端N型MOS管；M8的栅端接电源电压VDD，漏端接P型MOS管M5的漏端，源端接N型MOS管M9的漏端；N型MOS管M9的栅端接反相器的输出端，漏端接N型MOS管M8的源端，源端接地电位；N型MOS管M10的栅端接N型MOS管M6和N型MOS管M7的栅端，源端接运放的同向输入端和输入信号VIN，漏端接输出信号VOUT；放大器OP的同向输入端连接N型MOS管M10的源端，反向输入端连接放大器OP的输出端，输出端连接N型MOS管M7的漏端；表1包含所有的晶体管具体设计参数和比例大小：表1：晶体管设计参数类型沟道宽度/沟道长度并联数量其它M1NMOS3.5um/0.6um1深N
‑
WELL器件M2NMOS3.5um/0.6um2深N
‑
WELL器件M3NMOS3.5um/0.6um1深N
‑
WELL器件M4PMOS3.5um/0.6um3M5PMOS3.5um/0.6um1M6NMOS1.6um/0.6um1深N
‑
WELL器件M7NMOS3.5um/0.6um1深N
‑
WELL器件M8NMOS3.5um/0.6um1深N
‑
WELL器件M9NMOS3.5um/0.6um2深N
‑
WELL器件M10NMOS5.2um/0.6um3深N
‑
WELL器件从上表可以看出，大多数器件具有相同的沟道宽度，所有器件具有相同的沟道长度，相对一致的晶体管尺寸有利于半导体器件的加工制造和器件的匹配。在电路设计中，多数NMOS晶体管的衬底电位不是接芯片的地，而是需要自己独立的电位。所以在工艺制造和器件选型中必须使用能够独立连接电位的深N
‑
WELL器件，这是本专利技术中需要特殊设计和考虑的因素。
[0008]本专利技术的有益效果：1、不同的晶体管尺寸大小会给集成电路带来完全不同的功能效果。本专利技术经过大量的仿真和芯片流片验证，得到了表1所示的晶体管尺寸，图2所示的电路使用该晶体管尺寸，可以得到很高的采样精度。
[0009]2、在N型MOS管M7和N型MOS管M10加入运放OP的设计，可以实现信号采样与信号传输的隔离，防止VIN信号通过N型MOS管M7传递到自举升压电路，减小噪声的影响，提升采样精度。
附图说明
[0010]图1为基本的采样保持电路图；图2为本专利技术设计的自举开关采样保持电路图；图3为自举开关仿真图；
具体实施方式
[0011]下面将结合附图对实施方式进行具体说明。
[0012]图2为本专利技术的电路结构，其具体的工作方式分为保持和采样两个阶段。
[0013]在保持阶段，CLK为低电平，N型MOS管M2的栅端为高电平，N型MOS管M2导通，电容C1一端接VDD一端接地，对电容C1充电到VDD。N型MOS管M9的栅端为高电平，N型MOS管M9导通，导致N型MOS管M6、N型MOS管M7和N型MOS管M10的栅端接地，不导通，此时VOUT不随VIN变化。
[0014]在采样阶段，CLK为高电平，N型MOS管M2的栅端为低电平，N型MOS管M2关断，电容C1两端电压保持VDD。N型MOS管M9的栅端电压为低电平，N型MOS管M9关断。N型MOS管M3导通，P型MOS管M5的栅端连接电容C1的下级板，P型MOS管M5的源端连接的是C1的上极板，此时P型MOS管M5的栅源电压等于电容C1的两端电压VDD，P型MOS管M5导通。N型MOS管M7和N型MOS管M10的栅端连接到C1的上极板，N型MOS管M7的源端连接的是C1的下级板，所以N型MOS管M7的栅源电压为VDD，N型MOS管M7导通，VIN经过OP后通过N型MOS管M7接入到C1的下级板，C1没有电荷泄放通路，由于电荷守恒，C1上极板电压为VIN+VDD，使得N型MOS管M10的栅压为VIN+VDD，使N型MOS管M10的栅源电压稳定在VDD，使采样更加精准。
[0015]使用表1的晶体管参数，在tsmc0.25um工艺下对电路进行仿真，得到的结果如图3所示。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种过采样自举开关隔离驱动采样保持电路，其特征在于，所述电路包括：P型MOS管M4和P型MOS管M5；N型MOS管M1、N型MOS管M2、N型MOS管M3、N型MOS管M6、N型MOS管M7、N型MOS管M8、N型MOS管M9、N型MOS管M10；电容C1；放大器OP；反相器B1；N型MOS管M1的栅端连接偏置电压VP，漏端接电源电压VDD，源端接电容C1的一端；N型MOS管M2的栅端接反相器B1的输出端，漏端连接电容C1的另一端，源端连接地电位；N型MOS管M3的栅端接时钟信号CLK，漏端接P型MOS管M4的漏端，源端接N型MOS管M2的漏端；P型MOS管M4的栅端接时钟信号CLK，源端接电源电压VDD；P型MOS管M5的栅端接P型MOS管M4和N型MOS管M6的漏端，源端接N型MOS管M1的源端，漏端接N型MOS管M8的源端；N型MOS管M6的栅端接N型MOS管M7的栅端，源端接N型MOS管M2的漏端；N型MOS管M7的栅端接N型MOS管M6的栅端及N型MOS管M8的漏端，源端接N型MOS管M2的漏端，漏端接运算放大器OP的输出端N型MOS管；M8的栅端接电源电压VDD，漏端接P型MOS管M5的漏端，源端接N型MOS管M9的漏端；N型MOS管M9的...

【专利技术属性】
技术研发人员：李大刚，李泽宏，李平，翟亚红，何弢，杨绍澎，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：