增强套刻精度量测图形量测信号的方法技术

本发明专利技术提供一种增强套刻精度量测图形量测信号的方法，方法包括：提供一半导体结构，半导体结构形成有前层金属层，且前层金属层形成有前层套刻标记；于前层金属层的上方形成高吸光材料层，且高吸光材料层的部分区域为光栅结构；于高吸光材料层的表面形成通孔层，且通孔层形成有通孔套刻标记，通孔套刻标记与前层套刻标记的对准程度用于判断通孔层与前层金属层之间的套刻精度；其中，光栅结构与前层套刻标记在垂直方向上的投影有重叠区域。通过本发明专利技术解决了现有的因高吸光率材料的存在使得前层套刻标记光学量测信号弱，导致套刻精度的量测受到严重影响的问题。测受到严重影响的问题。测受到严重影响的问题。

【技术实现步骤摘要】
增强套刻精度量测图形量测信号的方法


[0001]本专利技术涉及半导体
，特别是涉及一种增强套刻精度量测图形量测信号的方法。

技术介绍

[0002]随着集成电路器件尺寸的缩小，设计和工艺复杂度不断提高，对于半导体制造工艺控制的要求也在不断提高，因此，需要更精确的量测。
[0003]对于光刻工艺而言，套刻精度(Overlay)是非常重要的工艺控制参数，特别是一些关键层，对Overlay的量测和控制有着非常高的要求。
[0004]一些具有高吸光率的材料会为套刻精度的量测带来很大的挑战，比如，在LELE工艺或后段Meta
‑
Via光刻工艺中，具有高吸光率的硬掩膜(Hard Mask)会对Overlay量测光源有很强的吸收，在这种情况，在对通孔层与前层Metal层之间的套刻精度进行量测，导致无法获取足够的光学量测信号，从而严重影响套刻精度的量测精度。
[0005]目前，通常的做法是采用Overlay Mark开窗的方式，如图1所示，通过对具有高吸光率的硬掩膜层(也即是高吸光材料层)进行刻蚀以清除位于通孔层的Mark区域下方的硬掩膜层，从而达到提高通孔层对前层Metal层光学信号强度的目的。但是，上述方法会引入大块的硬掩膜层的打开区域，和实际Cell内图形尺寸差异过大，有可能在后续的刻蚀和研磨工艺中造成缺陷。

技术实现思路

[0006]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种增强套刻精度量测图形量测信号的方法，用于解决现有的因高吸光率材料的存在使得前层套刻标记光学量测信号弱，导致套刻精度的量测受到严重影响的问题。
[0007]为实现上述目的及其他相关目的，本专利技术提供一种增强套刻精度量测图形量测信号的方法，所述方法包括：
[0008]提供一半导体结构，所述半导体结构形成有前层金属层，且所述前层金属层形成有前层套刻标记；
[0009]于所述前层金属层的上方形成高吸光材料层，且所述高吸光材料层的部分区域为光栅结构；
[0010]于所述高吸光材料层的表面形成通孔层，且所述通孔层形成有通孔套刻标记，所述通孔套刻标记与所述前层套刻标记的对准程度用于判断所述通孔层与所述前层金属层之间的套刻精度；
[0011]其中，所述光栅结构与所述前层套刻标记在垂直方向上的投影有重叠区域。
[0012]可选地，所述光栅结构的周期为100nm～300nm，线宽为70nm～100nm。
[0013]可选地，所述高吸光材料层包括氧化硅或氮化硅中的至少一种。
[0014]可选地，通过刻蚀工艺刻蚀所述高吸光材料层以形成所述光栅结构。
[0015]可选地，所述前层套刻标记包括至少一个前层光栅图形组，且所述前层光栅组包括多个平行排布的第一条状图形；所述通孔套刻标记包括至少一个通孔光栅图形组，且所述通孔光栅图形组包括多个平行排布的第二条状图形。
[0016]可选地，所述前层套刻标记包括四个前层光栅图形组，分别为第一前层光栅图形组、第二前层光栅图形组、第三前层光栅图形组及第四前层光栅图形组；所述通孔套刻标记包括四个通孔光栅图形组，分别为第一通孔光栅图形组、第二通孔光栅图形组、第三通孔光栅图形组及第四通孔光栅图形组；
[0017]其中，所述第一前层光栅图形组和所述第一通孔光栅图形组相邻排布并组成矩形的第一图形，所述第二前层光栅图形组和所述第二通孔光栅图形组相邻排布并组成矩形的第二图形，所述第三前层光栅图形组和所述第三通孔光栅图形组相邻排布并组成矩形的第三图形，所述第四前层光栅图形组和所述第四通孔光栅图形组相邻排布并组成矩形的第四图形；
[0018]第一、第二、第三、第四图形呈2行2列的矩阵排布，在所述第一图形和所述第三图形中，所述第一条状图形和所述第二条状图形沿第一方向延伸；在所述第二图形和所述第四图形中，所述第一条状图形和第二条状图形沿第二方向延伸，且所述第一方向和所述第二方向正交。
[0019]可选地，所述第一条状图形的宽度与所述第二条状图形的宽度相同。
[0020]可选地，所述半导体结构还包括当层金属层，所述当层金属层形成于所述高吸光材料层的下表面，并形成于所述前层金属层的上方且与所述前层金属层之间形成有层间介质层。
[0021]可选地，所述前层金属层的金属之间具有第一间隙填充层；所述当层金属层的金属之间具有第二间隙填充层。
[0022]可选地，所述前层套刻标记形成于所述第一间隙填充层内。
[0023]可选地，所述第一间隙填充层及所述第二间隙填充层的材质包括氧化物。
[0024]如上所述，本专利技术的增强套刻精度量测图形量测信号的方法，通过将前层金属层的前层套刻标记上方的高吸光材料层制备成光栅结构，使得所需波段具有较好的光的透射率，从而有效增大套刻精度的量测窗口，进而增强工艺容忍度。
附图说明
[0025]图1显示为现有的一种Overlay Mark开窗的方式的示意图。
[0026]图2显示为本专利技术的增强套刻精度量测图形量测信号的方法的流程图。
[0027]图3显示为本专利技术的高吸光材料层形成光栅结构后的剖面结构示意图。
[0028]图4显示为本专利技术的套刻标记的掩膜版的示意图。
[0029]图5显示为本专利技术的形成光栅结构后的掩膜版的第二图形部分的示意图。
具体实施方式
[0030]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离
本专利技术的精神下进行各种修饰或改变。
[0031]请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，虽图示中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
[0032]如图2所示，本实施例提供一种增强套刻精度量测图形量测信号的方法，所述方法包括：
[0033]步骤1)提供一半导体结构，所述半导体结构形成有前层金属层，且所述前层金属层形成有前层套刻标记；
[0034]步骤2)于所述前层金属层的上方形成高吸光材料层，且所述高吸光材料层的部分区域为光栅结构；
[0035]步骤3)于所述高吸光材料层的表面形成通孔层，且所述通孔层形成有通孔套刻标记，所述通孔套刻标记与所述前层套刻标记的对准程度用于判断所述通孔层与所述前层金属层之间的套刻精度；
[0036]其中，所述光栅结构与所述前层套刻标记在垂直方向上的投影有重叠区域。
[0037]本实施例中，所述光栅结构与所述前层套刻标记在垂直方向上的投影有重叠区域即表示所述光栅结构的位置处于所述前层套刻标记所在位置的正上方。
[0038]下面对本实施例提供的增强套刻精度量测图形量测信号的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种增强套刻精度量测图形量测信号的方法，其特征在于，所述方法包括：提供一半导体结构，所述半导体结构形成有前层金属层，且所述前层金属层形成有前层套刻标记；于所述前层金属层的上方形成高吸光材料层，且所述高吸光材料层的部分区域为光栅结构；于所述高吸光材料层的表面形成通孔层，且所述通孔层形成有通孔套刻标记，所述通孔套刻标记与所述前层套刻标记的对准程度用于判断所述通孔层与所述前层金属层之间的套刻精度；其中，所述光栅结构与所述前层套刻标记在垂直方向上的投影有重叠区域。2.根据权利要求1所述的增强套刻精度量测图形量测信号的方法，其特征在于，所述光栅结构的周期为100nm～300nm，线宽为70nm～100nm。3.根据权利要求1或2所述的增强套刻精度量测图形量测信号的方法，其特征在于，所述高吸光材料层包括氧化硅或氮化硅中的至少一种。4.根据权利要求3所述的增强套刻精度量测图形量测信号的方法，其特征在于，通过刻蚀工艺刻蚀所述高吸光材料层以形成所述光栅结构。5.根据权利要求1所述的增强套刻精度量测图形量测信号的方法，其特征在于，所述前层套刻标记包括至少一个前层光栅图形组，且所述前层光栅组包括多个平行排布的第一条状图形；所述通孔套刻标记包括至少一个通孔光栅图形组，且所述通孔光栅图形组包括多个平行排布的第二条状图形。6.根据权利要求5所述的增强套刻精度量测图形量测信号的方法，其特征在于，所述前层套刻标记包括四个前层光栅图形组，分别为第一前层光栅图形组、第二前层光栅图形组、第三前层光栅图形组及第四前层光栅图形组；所述通孔套刻标记包括四个通孔光栅图形组，分别为第一通孔光栅图形组、第二通孔...

【专利技术属性】
技术研发人员：张驰，赵弘文，包永存，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：