用于ＭＯＳ栅器件的表面几何结构制造技术

提供了用于ＭＯＳ栅器件的表面几何结构，它允许通过预定增量使器件的尺寸在ｘ轴和ｙ轴发生改变。实际器件尺寸通过金属和焊盘掩模或接触金属和焊盘掩模来设置或“编程”。这种方法既节省时间又节约费用。示出了一个７×９阵列（１１）的相同贴片（１３）。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术主要涉及MOS栅器件及其制造方法。
技术介绍
用于制造MOS栅器件的表面几何结构得到广泛的发展。这些表面几何结构或"布局"包括交叉梳状结构及重复或"蜂窝"结构，包括以HEXFET 功率MOSFET为例的公知六边形几何结构。这些各种各样的表面几何结构已得到发展，以优化诸如导通电阻和强度等器件特性。对于给定的几何结构和电压，器件的导通电阻与有效器件面积成反比。为了采用现有的表面几何结构设计出具有所需导通电阻的新器件，只需计算出现有器件的导通电阻与它的有效面积的乘积。基于这个信息，确定出新器件的有效面积，再加上焊盘和终端的开销，就可制造出具有所需导通电阻的器件。 但是，为每一不同的导通电阻值或每一不同的MOS栅器件尺寸都制造一套新掩模，这种传统的方法是很不理想的，因为这会导致产生大量掩模组，用于那些主要在导通电阻和有效面积方面不同的器件。而且，每一器件在出厂前都必须分别进行合格证明。传统器件也不提供一种简易方法，即采用这种方法可移动栅和源焊盘以适应特殊的最终用途。 因此，本领域需要一种制造MOS栅器件的方法，仅需一套掩模就能生产出器件，而且可以采用同一套掩模制造出可变尺寸和具有不同导通电阻的MOS栅器件。本领域也需一种制造MOS栅器件的方法，这样一族此类器件都可证明是合格的，而不必证明该族中每一个特定器件是合格的。最后，本领域需要一种用于MOS栅器件的表面设计，它允许在器件内部很容易来回移动栅和源焊盘，以便适应特定的最终用途，而不需要大量重复设计工作。这些需要可以通过在此公开的方法和器件得到满足。
技术实现思路
在此公开了用于MOS栅器件的模面(modular surface)几何结构以及用这些表面几何结构制造MOS栅器件的方法。通过预定增量，这些模面几何结构允许器件尺寸沿着x轴和y轴发生改变。 在此公开的器件和方法的一些实施例中，实际器件尺寸经设定或通过接点、金属和焊盘掩模"编程"，而在其它实施例中，器件尺寸仅通过金属和焊盘掩模来编程的。这种方法既节省时间又节约费用，因为对于每一个新器件仅需要新的接点、金属和焊盘掩模，或新的金属和焊盘掩模。此外，可预制用于这些器件的晶圆(wafer)在接点或金属掩模之前将它存储在存货场所，因此，在获悉器件的具体细节之前就允许进行大部分制造过程。反过来，这极大减少了制造新器件所需的时间。 用这种方法可以证明所制造的一族器件合格，而不必证明每一个特定器件合格。此外，可轻易移动源和栅键合焊盘的位置，用于集成到新的封装中或用于新应用。因此，这 种方法提供了一种方便的可选方案，生成一整套用于每一个所需新器件的新掩模。 在一个方面中，在此公开用于制造MOS栅器件的方法。根据这种方法，提供了多个 不连续贴片(tile)，其中每一贴片都包含至少一个源区和至少一个体区。每一贴片典型包 含多个排列在其上的栅接触区。多个贴片组合成阵列，以致形成MOS栅器件。优选的，贴片 的尺寸基本上是相同的。同样，贴片的形状优选为矩形或正方形。栅金属化层，它可以是例 如一系列不连续金属迹线(trace)，位于至少部分所述的阵列之上，以致它与阵列内的栅接 触区电接触。源和体金属化层位于至少部分所述的阵列上，以致它与贴片的源和体区电接 触。终端金属化层也可以位于形成器件外部周边的贴片上，而且典型位于这些贴片上，以致 它与外部周边贴片的栅接触区及源和体接触区都电接触。 在另一个方面中，此处公开的MOS栅器件包含一个不连续贴片阵列，其中，所述阵 列中的每一贴片都包含源区、体区和栅接触区。提供了源和体金属化层，它与所述阵列中的 至少两个贴片的源和体区电接触，以及提供了栅金属化层，它与所述阵列中的至少两个贴 片的栅极接点电接触。优选的，阵列中的每一贴片包含四个栅接触区，对于位于阵列内部的 贴片来说，其中至少两个栅接触区与栅金属化层接触。贴片在阵列中典型排列成使相邻贴 片间存在间隙，且源和体金属化层优选延伸穿过这个间隙。典型的，栅金属化层及源和体金 属化层通过在它们间保留物理间隙或间隔而彼此电绝缘。阵列中的贴片可包含沟道或平面 结构。 在又一方面中，此处提供的MOS栅器件包含一个不连续贴片阵列。所述阵列包括 第一多个贴片，沿着阵列外部排列；第二多个贴片，排列于阵列内部。第一和第二多个贴片 中的每一贴片都包含源和体区及栅接触区。器件还包括源和体金属化层，它与第一和二多 个贴片的源区和体区电接触；以及终端金属化层，它与所述第一多个贴片的每一贴片上的 至少一个源和体区及至少一个栅接触区电接触。 接下来对此处公开的方法和器件的这些和其它方面作进一步详细描述。 附图说明 图1是示出了用7X9阵列的相同贴片形成的MOS栅垂直匿OS器件的示意图。 图2是示出了沿x轴和y轴方向相同的源和体布局的贴片的示意图。这种布局既 可用于平面MOSFET也可用于沟道MOSFET。沟道M0SFET在沟道内包含栅多晶硅，多晶硅区 仅在晶圆表面上的每一角落内。 图3是示出了沿x轴和y轴方向不同的源和体布局的贴片的示意图。这种布局既 可用于平面MOSFET也可用于沟道MOSFET。沟道M0SFET在沟道内包含栅多晶硅，多晶硅区 仅在晶圆表面上的每一角落内。 图4-6是示出了贴片阵列或芯片的内部金属化层的示意图。 图7-9是示出了贴片阵列或芯片外部角落处金属化层的示意图。 图10是示出了M0S栅垂直匿0S或沟道匿0S器件布局的详细示意图。 图11是沿图2的线11-11截取的剖面图。 图12是沿图3的线12-12截取的剖面图。 图13是示出了6X8贴片子阵列中的3X3排列的示意图，其中每一贴片都配有一5个焊盘贴片。 图14是示出了划线附近配有栅焊盘贴片的1X2阵列贴片的示意图。 图15是示出了包含用于栅极接点的栅焊盘贴片的3X2阵列贴片的示意图。 图16是示出了栅极下面有氧化层厚度均匀且无周边掺杂的栅场的示意图。 图17是示出了在栅极外边缘的氧化层较厚且无周边掺杂的栅场的示意图。 图18是示出了栅多晶硅(poly)外部无有源结的扩散终端的示意图。 图19是示出了部分或所有周边都包含一个无源结的扩散结终端的示意图。 图20是示出了周边沟道用作终端的沟道终端结构的示意图。 图21是示出了周边沟道的多晶硅用作场板(field plate)的沟道终端结构的示意图。 图22是示出了周边沟道外部的无源结维持反向电压的沟道终端结构的示意图。 图23是示出了周边沟道外部的有源结维持反向电压的沟道终端结构的示意图。具体实施例方式此处公开了用于MOS栅器件的模布局几何结构，它允许采用预定增量方式使器件的尺寸沿着x轴和y轴改变，且此处公开了将这些布局几何结构用于制造仅用一套掩模就可改变尺寸和导通电阻的MOS栅器件的方法(即，这些方法仅需为每一个新器件制造新接点、金属和焊盘掩模，或新金属和焊盘掩模)。根据此处公开的方法，可以并行使用多个基本相同的贴片，以获得具有所需尺寸和导通电阻的器件阵列。 在以下参考附图的讨论中，同样的参考数字可解释成表示同样的元件。 图1中描述了根据在此处公开的原理所设计的器件总体布局。示出了相同贴片13的7X9阵列11。实际器件由6X8阵列贴片构成，因为在成品器件内，外部周边贴片15被沿划线17切割了 (看图10的元件74，另一个本文档来自技高网...

【技术保护点】
一种ＭＯＳ栅器件，包括：　　　　不连续贴片的阵列，其中，所述阵列中的每一贴片包含源区、体区及栅接触区；　　　　源和体金属化层，它与所述阵列中的至少两个贴片的源和体区电接触；及　　　　栅金属化层，它与所述阵列中的至少两个贴片的栅接触区电接触。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：理查德A布朗夏尔，
申请(专利权)人：通用半导体公司，
类型：发明
国别省市：US[美国]