一种访问PCIE RAM的方法、存储控制器和存储系统技术方案

本发明专利技术实施例公开了一种访问ＰＣＩＥ　ＲＡＭ的方法、存储控制器和存储系统。其中，在当前存储控制器发现与ＰＣＩＥ　ＲＡＭ的一个端口相连的数据通道发生故障时，所述当前存储控制器选择一个对端存储控制器，其中，所述存储控制器通过数据通道预先分别与所述ＰＣＩＥ　ＲＡＭ的两个端口相连；所述当前存储控制器将访问请求发送给所述对端存储控制器；所述对端存储控制器通过与所述ＰＣＩＥ　ＲＡＭ的另一个端口相连的数据通道将所述访问请求发送给所述ＰＣＩＥ　ＲＡＭ。根据本发明专利技术实施例，避免了在双控或者多控存储系统中出现单点故障，从而提高了整个存储系统的可靠性。

【技术实现步骤摘要】

本专利技术涉及存储
，特别是涉及一种访问PC正RAM的方法、存 储控制器和存储系统。
技术介绍
随着科学技术的飞速发展与计算机技术的普遍应用，企业信息系统曰益 占据着企业竟争优势的主体地位。其中，数据的海量增长，使企业比以往任 何时候都更加依赖于数据。为了更好、更快的存储这些海量数据，存储技术 就应运而生。其中，PCIE RAM以其数据传输速率高的优势而被越来越广泛 地应用，现有的PC正RAM设备都是单端口的，存储控制器通过一个PC正 链路与PCIE RAM的单端口相连，进而存储控制器可以通过PCIE链路实现对 PCIE RAM的访问。在双控或者多控存储系统中，以一个双控存储系统为例， 存储控制器0通过PCIE链路0与PCIE RAMO的单端口相连，进而存储控制 器0可以通过PCIE链路0实现对PCIE RAMO的访问，存储控制器1通过PC正 链路1与PC正RAMI的单端口相连，进而存储控制器1可以通过PCIE链路 1实现对PCIE RAMI的访问，同时，存储控制器O与存储控制器l之间通过 镜像通道进行连接，进而使得两个存储控制器可以访问与对端相连的PC正 RAM。但是，专利技术人在研究中发现，如果PCIE链路0出现故障或者PC正RAMO 的单端口出现故障，使得存储控制器0和存储控制器1无法访问'PC正RAMO, 进而在整个存储系统中出现了单点故障，这样的单点故障会影响整个存储系 统的可靠性。
技术实现思路
为了解决上述技术问题，本专利技术实施例提供了 一种访问PC正RAM的方 法、存储控制器和存储系统，以提高整个存储系统的可靠性。 本专利技术实施例提供了如下技术方案本专利技术实施例公开了一种访问PCIE RAM的方法，包括在当前存4诸控 制器发现与PC正RAM的一个端口相连的数据通道发生故障时，所述当前存 储控制器选择一个对端存储控制器，其中，所述存储控制器通过数据通道预 先分别与所述PCIE RAM的两个端口相连；所述当前存储控制器将访问请求 发送给所述对端存储控制器；所述对端存储控制器通过与所述PCIE RAM的 另 一个端口相连的数据通道将所述访问请求发送给所述PCIE RAM。本专利技术实施例还公开了一种存储控制器，包括连接单元，用于通过数 据通道分别与具有两个端口的PC正RAM相连；选择单元，用于在发现与第 一PCIE RAM的一个端口相连的数据通道发生故障时，选择一个对端存储控 制器，其中，所述存储控制器通过数据通道分别与所述第一PC正RAM的两 个端口相连；发送单元，用于将访问请求发送给所述对端存储控制器，由所 述对端存储控制器通过与所述第一 PCIE RAM的另 一个端口相连的数据通道 将所述访问请求发送给所述第一 PC正RAM;接收单元，用于当对端存储控 制器发现与第二PC正RAM的一个端口相连的数据通道发生故障时，接收对 端存储控制器发送的访问请求；访问单元，用于通过与所述第二 PC正RAM 的另 一个端口相连的数据通道将所述访问请求发送给所述第二 PCIE RAM。本专利技术实施例还公开了一种存储系统，包括存储控制器和具有两个端 口的PCIE RAM,所述存储控制器通过数据通道分别与PC正RAM的两个端 口相连，其中，所述存储控制器，用于当发现与PCIE RAM的一个端口相连 的数据通道发生故障时，选择一个对端存储控制器，并将访问请求发送给所 述对端存储控制器，由对端存储控制器通过与所述PCIE RAM的另一个端口 相连的数据通道将所述访问请求发送给所述PC正RAM。由上述实施例可以看出，PCIE RAM具有两个端口，每个存储控制器都 通过数据通道分别与PC正RAM的两个端口相连，当一个存储控制器发现与 PC正RAM的一个端口相连的数据通道发生故障时，该存储控制器通过镜像 通道"绕道"到另外一个存储控制器上，由另外一个存储控制器通过与该PC正 RAM的另 一个端口相连的数据通道访问该PCIE RAM,避免了在双控或者多 控存储系统中出现单点故障，从而提高了整个存储系统的可靠性。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实 施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面 描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲， 在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例中 一种访问PCIE RAM的方法的 一个实施例的流程图2为本专利技术实施例中一种双控存储系统的结构示意图； 图3为本专利技术实施例中一种访问PC正RAM的方法的另一个实施例的流 程图4为本专利技术实施例中一种多控存储系统的结构示意图； 图5为本专利技术实施例中一种访问PCIE RAM的方法的另一个实施例的流 程图6为本专利技术实施例中将PC正RAM数据映射到存储控制器中的示意图； 图7为本专利技术实施例中一种存储控制器的一个实施例的结构图； 图8为本专利技术实施例中一种存储系统的一个实施例的结构图。具体实施例方式本专利技术实施例提供了响应消息的执行方法和装置。首先， 为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图 对本专利技术实施例进行详细描述。实施例一请参阅图1,其为本专利技术一种访问PCIE RAM的方法的一个实施例的流 程图，在本实施例的存储系统中，PCIE RAM具有两个端口，存储控制器通 过数据通道分别与PC正RAM的两个端口相连，当一个存储控制器发现与 PCIE RAM的一个端口相连的数据通道发生故障时，该方法包括以下步骤步骤101:在当前存储控制器发现与PC正RAM的一个端口相连的数据 通道发生故障时，所述当前存储控制器选择一个对端存储控制器，其中，所 述存储控制器通过数据通道预先分别与所述PC正RAM的两个端口相连；其中，所述当前存储控制器选择一个对端存储控制器包括比较与所有 对端存储控制器之间的镜像通道的负荷量；选择负荷量最小的镜像通道所对 应的对端存储控制器。步骤102:所述当前存储控制器将访问请求发送给所述对端存储控制器；步骤103:所述对端存储控制器通过与所述PCIE RAM的另一个端口相 连的数据通道将所述访问请求发送给所述PC正RAM。其中，所述对端存储控制器通过与所述PC正RAM的另一个端口相连的 数据通道将所述访问请求发送给所述PC正RAM包括在双控存储系统中， 所述对端存储控制器通过与所述PC正RAM的另 一个端口相连的PC正链路将 所述访问请求发送给所述PC正RAM;或者，在多控存储系统中，所述对端 存储控制器通过与PC正交换机的一个端口相连的PCIE链路将所述访问请 求发给所述PC正交换机，由所述PC正交换机通过与所述PC正RAM的另一 个端口相连的PC正链路将所述访问请求发送给所述PC正RAM。上述存储系统中的存储控制器通过数据通道分别与PC正RAM的两个端 口相连包括在双控存储系统中，为具有相同基本信息的PCIE RAMi殳定相 同的标识，所述基本信息包括物理位置、序列号和容量；通过PC正链路分别 与i殳定相同标识后的PC正RAM的两个端口相连；或者，在多控存储系统中， 为具有相同基本信息的PCIE RAM设定相同的标识，所述基本信息包括物理 位置、序列号和容量；通过PC正链路分别与两个PCIE交换机相连，所述本文档来自技高网...

【技术保护点】
一种访问ＰＣＩＥ　ＲＡＭ的方法，其特征在于，包括：　在当前存储控制器发现与ＰＣＩＥ　ＲＡＭ的一个端口相连的数据通道发生故障时，所述当前存储控制器选择一个对端存储控制器，其中，所述存储控制器通过数据通道预先分别与所述ＰＣＩＥ　ＲＡＭ的两 个端口相连；　所述当前存储控制器将访问请求发送给所述对端存储控制器；　所述对端存储控制器通过与所述ＰＣＩＥ　ＲＡＭ的另一个端口相连的数据通道将所述访问请求发送给所述ＰＣＩＥ　ＲＡＭ。

【技术特征摘要】

【专利技术属性】
技术研发人员：张巍，
申请(专利权)人：成都市华为赛门铁克科技有限公司，
类型：发明
国别省市：90[中国|成都]