可编程增益放大器和包含PGA的ΔΣ模数转换器制造技术

本申请涉及可编程增益放大器和包含PGA的ΔΣ模数转换器。可编程增益放大器(400A)包括运算放大器(402A)和耦合到运算放大器的输出节点(404A)的电阻器网络(405A)。电阻器网络包括串联耦合在输出节点和第一网络节点(406A)之间的第一多个电阻器(410A)。第二多个电阻器(415A)串联耦合在第一网络节点和第二网络节点(408A)之间。单元电阻器(418A)与第二多个电阻器并联耦合在第一电阻器网络节点和第二电阻器网络节点之间，并且第三多个电阻器(420A)并联耦合在第二电阻器网络节点和参考电压(V

【技术实现步骤摘要】
可编程增益放大器和包含PGA的
ΔΣ
模数转换器
[0001]本申请是于2017年9月21日提交的名称为“可编程增益放大器和包含PGA的ΔΣ模数转换器”的中国专利申请201780094117.2的分案申请。


[0002]公开的实施例总体涉及可编程增益放大器(PGA)的领域。更具体地，并且不以任何方式进行限制，本公开涉及一种可编程增益放大器和包含PGA的ΔΣ(delta sigma)模数转换器(ADC)。

技术介绍

[0003]用于PGA的共模抑制比(CMRR)由输出放大器周围的电阻器之间的匹配确定。现有设计可能需要大面积和/或提供较差的性能以实现宽范围的可选择增益。PGA设计中需要改进，以改进性能和所需面积。

技术实现思路

[0004]公开的实施例提供了一种可以在反馈回路中利用的电阻器网络。当被并入到反馈回路中时，电阻器网络使用的等效电阻要比许多以前的电阻器网络要少，以实现相同的增益。该解决方案可以减少关键匹配设备的数量，从而改进CMRR和PGA增益误差性能。与利用相同单元电阻器的一些现有设计相比，所公开的电阻器网络可以实现更低的功耗，并且与利用相同驱动电流的一些现有设计相比，所公开的电阻器网络可以被提供在更小的管芯面积上并且改进匹配。由于电阻器网络的等效电阻较低，因此可以降低电阻器网络产生的热噪声。
[0005]在一个方面，公开了一种可编程增益放大器的实施例。该PGA包括：第一运算放大器，其包括第一非反相输入节点、第一反相输入节点和第一输出节点；以及耦合到第一输出节点的第一电阻器网络，第一电阻器网络包括：串联耦合在第一输出节点和第一电阻器网络节点之间的第一多个电阻器；串联耦合在第一电阻器网络节点和第二电阻器网络节点之间的第二多个电阻器；与第二多个电阻器并联耦合在第一电阻器网络节点和第二电阻器网络节点之间的第一单元电阻器；以及并联耦合在第二电阻器网络节点和参考电压之间的第三多个电阻器，其中第二多个电阻器和第三多个电阻器中的每个电阻器均包括单元电阻器，并且进一步其中第三多个电阻器包含N个电阻器，并且第二多个电阻器包含N
‑
1个电阻器。
[0006]在另一方面，公开了一种电子设备的实施例。该电子设备包括：第一运算放大器，其具有第一反相输入节点和第一非反相输入节点，并且还经耦合以在第一输出节点上提供第一输出信号；第二运算放大器，其具有第二反相输入节点和第二非反相输入节点，并且还经耦合以在第二输出节点上提供第二输出信号，第一运算放大器和第二运算放大器中的每一个经耦合以在相应的非反相输入上接收差分信号对中的相应一个；以及电阻器网络，其具有的第一端子耦合到第一反相输入节点，并且其具有的第二端子耦合到第二反相输入节
点，该电阻器网络包括：串联耦合在第一输出节点和第一电阻器网络节点之间的第一多个电阻器；串联耦合在第一电阻器网络节点和第二电阻器网络节点之间的第二多个电阻器；与第二多个电阻器并联耦合在第一电阻器网络节点和第二电阻器网络节点之间的第一单元电阻器；以及并联耦合在第二电阻器网络节点和参考电压之间的第三多个电阻器，其中第二多个电阻器和第三多个电阻器中的每个电阻器包括单元电阻器，并且进一步其中第三多个电阻器包含数量为N的电阻器，并且第二多个电阻器包含N
‑
1个电阻器。
附图说明
[0007]在附图的图中，通过示例而非限制的方式示出了本公开的实施例，在附图中，相似的附图标记指示相似的元件。应当注意，在本公开中对“一种”或“一个”实施例的不同引用不一定是同一实施例，并且这样的引用可以表示至少一个。此外，当结合一个实施例描述特定的特征、结构或特性时，可以认为结合其他实施例来实现这样的特征、结构或特性在本领域技术人员的知识范围内，而不管是否对其明确描述。如本文所使用的，术语“耦合”或“耦接”旨在表示间接或直接电连接，除非限定为可以包括无线连接的“可通信耦合”。因此，如果第一设备耦合到第二设备，则该连接可以是通过直接电连接，或者是通过经由其他设备和连接的间接电连接。
[0008]附图被并入说明书中并形成说明书的一部分，以示出本公开的一个或多个示例性实施例。通过以下结合所附权利要求书并参考附图的具体实施方式，将理解本公开的各种优点和特征，其中：
[0009]图1A描绘了根据本公开的实施例的单端PGA的实施方式；
[0010]图1B描绘了具有与图1A中相同的可编程增益的单端PGA的现有技术实施方式。
[0011]图1C描绘了具有与图1A中相同的可编程增益的单端PGA的第二现有技术实施方式。
[0012]图2A描绘了根据本公开的实施例的PGA的实施方式；
[0013]图2B描绘了具有与图2A中相同的可编程增益的PGA的现有技术实施方式。
[0014]图3A描绘了根据本公开的实施例的PGA的实施方式；
[0015]图3B描绘了具有与图3A中相同的可编程增益的PGA的现有技术实施方式。
[0016]图4A描绘了根据本公开的实施例的PGA的一般性实施方式；
[0017]图4B描绘了根据所公开的实施例的可以并入电阻器反馈网络的PGA的示意图；
[0018]图5描绘了其中可以利用所公开的PGA的ADC的示意图；
[0019]图6描绘了其中可以利用所公开的电阻器网络的仪表放大器的示意图；并且
[0020]图7描绘了PGA的一般性示意图。
具体实施方式
[0021]现在将参考附图详细描述本专利技术的具体实施例。在本专利技术的实施例的以下详细描述中，阐述了许多具体细节以便提供对本专利技术的更透彻的理解。然而，对于本领域的普通技术人员明显的是，可以在没有这些具体细节的情况下实践本专利技术。在其他情况下，没有详细描述众所周知的特征，以避免不必要地使描述变得复杂。
[0022]图7描绘了PGA 700的一般性版本。如图所示，PGA 700包括运算放大器701，其具有
非反相输入节点702、反相输入节点704和输出节点706。PGA 700在非反相输入702上接收输入信号V
IN
，并且在输出节点706上提供输出信号V
OUT
。反馈回路708将输出电压V
OUT
馈送到可变电阻器710，并且将V
OUT
的至少一部分提供到反相输入节点704作为反馈电压V
FB
。如图所示，可变电阻器710的等效电压由R
EQ
给出，并且取反馈电压V
FB
的点将电阻R
EQ
分为R
X
和R
Y
。众所周知，PGA 700的增益G由以下等式给出：
[0023][0024]驱动电流I
DRIVE
由以下等式给出：
[0025][0026]图1B描绘了根据现有技术的能够提供具有在1至128之间的选定值的增益的单端PGA 100B。在PGA 100B中，一系列电阻器R30
‑
R37串本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路，其包括：运算放大器，其包括：输入；以及输出；彼此串联电连接的第一组电阻器，其包括：输入，其耦合到所述运算放大器的所述输出；以及输出；彼此串联电连接的第二组电阻器，其包括：输入，其耦合到所述第一组电阻器的所述输出；以及输出；彼此并联电连接的第三组电阻器，其包括：输入，其耦合到所述第二组电阻器的所述输出；以及输出；以及第一电阻器，其耦合在所述第一组电阻器的所述输出和所述第二组电阻器的所述输出之间，其中所述第一电阻器与所述第二组电阻器并联耦合。2.根据权利要求1所述的电路，其中：所述第三组电阻器的所述输出耦合到接地参考。3.根据权利要求1所述的电路，其中：所述第三组电阻器的所述输出耦合到参考电压。4.根据权利要求1所述的电路，其中：所述第三组电阻器的所述输出耦合到共模电压。5.根据权利要求1所述的电路，其中所述第一组电阻器包括：第二电阻器，其具有与所述第一电阻器相等的值。6.根据权利要求5所述的电路，其中所述第一组电阻器包括：第三电阻器，其具有等于所述第一电阻器的值的两倍的值；第四电阻器，其具有等于所述第三电阻器的所述值的三倍的值；以及第五电阻器，其具有等于所述第三电阻器的所述值的五倍的值。7.根据权利要求5所述的电路，其中所述第一组电阻器包括：第三电阻器，其具有等于所述第一电阻器的值的两倍的值；第四电阻器，其具有等于所述第三电阻器的所述值的两倍的值；以及第五电阻器，其具有等于所述第四电阻器的所述值的两倍的值。8.根据权利要求1所述的电路，其中所述第二组电阻器和所述第三组电阻器中的每个电阻器等于所述第一电阻器。9.根据权利要求1所述的电路，包括：反馈路径，其耦合到所述运算放大器的所述输入；一组开关，所述一组开关包括：第一开关，其布置在所述运算放大器的所述输出和所述反馈路径之间，并且被配置为当所述第一开关闭合时将所述运算放大器的所述输出耦合到所述反馈路径；第二开关，其布置在所述第一组电阻器的所述输出和所述反馈路径之间，并且被配置
为当所述第二开关闭合时将所述第一组电阻器耦合到所述反馈路径；以及第三开关，其布置在所述第二组电阻器的所述输出和所述反馈路径之间，并且被配置为当所述第三开关闭合时将所述第二组电阻器耦合到所述反馈路径。10.根据权利要求9所述的电路，包括：至少一个附加开关，所述至少一个附加开关中的每一个布置在所述反馈路径与来自所述第一组电阻器的两个相邻电阻器之间处之间。11.根据权利要求9所述的电路，包括：至少一个附加开关，所述至少一个附加开关中的每一个布置在所述反馈路径与来自所述第二组电阻器的两个相邻电阻器之间处之间。12.根据权利要求9所述的电路，其中：所述运算放大器的所述输入具有反相输入；并且所述反馈路径耦合到所述反相输入。13.一种电子设备，其包括：可编程增益放大器，其包括：运算放大器；以及电阻器网络，其耦合到所述运算放大器的输出，其中所述电阻器网络包括：第一组电阻器，其耦合在所述运算放大器的所述输出和第二组电阻器之间，其中所述第一组的电阻器彼此串联电连接，并且其中所述第二组的电阻器彼此串联电连接并且包括第一数量的电阻器；第三组电阻器，其耦合在所述第二组电阻器和第一电压之间，其中所述第三组的电阻器彼此并联电连接并且包括第二数量的电阻器；以及电阻器，所述电阻器并联耦合在所述第一组电阻器和所述第三组电阻器之间并且与所述第二组电阻器并联布置。14.根据权利要求13所述的电子设备，其中所述运算放大器是第一运算放大器，所述电阻器网络是第一电阻器网络，并且耦合在所述第一电阻器网络的所述第一组电阻器和所述第三组电阻器之间的所述电阻器是第一电阻器，并且其中所述可编程增益放大器进一步包括：第二运算放大器；以及第二电阻器网络，其耦合到所述第二运算放大器的输出，其中所述第二电阻器网络包括：第四组电阻器，其耦合在所述第二运算放大器的所述输出和第五组电阻器之间，其中所述第四组的所述电阻器彼此串联电连接，并且其中所述第五组的电阻器彼此串联电连接并且包括第三数量的电阻器；第六组电阻器，其耦合在所述第五组电阻器和第二电压之间，其中所述第六组的电阻器彼此并联电连接并且包括第四数量的电阻器；以及第二电阻器，其并联耦合在所述第四组电阻器和所述第六组电阻器之间并且与所述第五组电阻器并联布置。15.根据权利要求14所述的电子设备，其中所述第二数量大于所述第一数量并等于所述第四数量，并且所述第一数量等于所述第三数量。
16.根据权利要求15所述的电子设备，其中所述第二数量和所述第四数量分别比所述第一数量和所述第三数量大一。17.根据权利要求14所述的电子设备，其中所述第一电阻器和所述第二电阻器各自具有相同的第一电阻值，并且其中所述第二组电阻器、所述第三组电阻器、所述第五组电阻器和所述第六组电阻器中的每个电阻器具有等于所述第一电阻值的电阻值。18.根据权利要求14所述的电子设备，包括：第一反馈路径，其耦合到所述第一运算放大器的第一输入；第二反馈路径，其耦合到所述第二运算放大器的第一输入；第一组开关，其包括第一开关，所述第一开关布置在所述第一组电阻器、所述第二组电阻器和所述第一反馈路径之间，其中所述第一组开关被配置为当所述第一开关闭合时将所述第一组电阻器耦合到所述第一反馈路径；第二开关，其布置在所述第二组电阻器、所述第三组电阻器和所述第一反馈路径之间，其中所述第二开关被配置为当所述第二开关闭合时将所述第二组电阻器耦合到所述第一反馈路径；以及所述第一组开关中的至少一个附加开关，其中所述第一组开关中的所述至少一个附加开关中的每一个布置在所述第一反馈路径与来自所述第一组电阻器或所述第二组电阻器的两个相邻电阻器之间，并且被配置为当所述附加开关闭合时将相应一组电阻器耦合到所述第一反馈路径。19.根据权利要求18所述的电子设备，包括：第二组开关，其包括第三开关，所述第三开关布置在所述第四组电阻器、所述第五组电阻器和所述第二反馈路径之间，其中所述第二组开关被配置为当所述第三开关闭合时将所述第四组电阻器耦合到所述第二反馈路径；第四开关，其布置在第五组电阻器、所述第六组电阻器和所述第二反馈路径之间，其中所述第四开关被配置为当所述第四开关闭合时将所述第五组电阻器耦合到所述第二反馈路径；以及所述第二组开关中的至少一个附加开关，其中所述第二组开关中的所述至少一个附加开关中的每一个布置在所述第二反馈路径和来自所述第四组电阻器或所述第五组电阻器的两个相邻电阻器之间，并且被配置为当所述附加开关闭合时将相应一组电阻器耦合到所述第二反馈路径。20.一种电路，其包括：运算放...

【专利技术属性】
技术研发人员：张俊，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：