电平移位器电路、相应的装置和方法制造方法及图纸

电平移位器电路接收输入电平域中的一个或多个输入信号，并且包括在输出节点处提供相对于所述输入电平域移位的输出电平域中的输出信号。所述电路包括输出电路，所述输出电路包括接收第一逻辑信号和第二逻辑信号的第一驱动节点和第二驱动节点，使得所述输出信号根据第一逻辑信号和第二逻辑信号中的至少一个而具有输出电平域中的第一输出电平或第二输出电平。所述电路包括耦合到第一驱动节点和第二驱动节点的第一移位电容器和第二移位电容器以及电容器刷新电路。器以及电容器刷新电路。器以及电容器刷新电路。

【技术实现步骤摘要】
电平移位器电路、相应的装置和方法


[0001]本说明书涉及电平移位器电路，并且更具体地涉及基于电容器的电平移位器电路。

技术介绍

[0002]通过使用高达电平移位器电路中的缓冲器的最大电压范围两倍的低压器件，可以优化缓冲器的性能和面积。共源共栅结构通常用于扩展涉及驱动电压的快速移位的金属氧化物半导体(MOS)器件的电压范围。可以使用升压时钟将电压移位应用于共源共栅缓冲器。然而，这种方法很难适用于连续模式。

技术实现思路

[0003]在一个实施例中，一种装置包括：至少一个输入节点，被配置为接收在输入电平域中的输入信号；输出电路。所述输出电路包括：输出节点，被配置为提供输出电平域中的输出信号，其中，所述输出电平域相对于所述输入电平域移位；第一驱动节点，被配置为接收第一逻辑信号；第二驱动节点，被配置为接收第二逻辑信号，其中，所述输出信号根据所述第一逻辑信号和所述第二逻辑信号中的至少一个而具有所述输出电平域中的第一输出电平或第二输出电平。所述装置包括：第一移位电容器，耦合到所述第一驱动节点；第二移位电容器，耦合到所述第二驱动节点；电容器刷新电路。所述电容器刷新电路包括：第一刷新晶体管，具有控制端子以及穿过所述第一刷新晶体管的第一刷新电流路径，第一刷新电流路径经由所述第一驱动节点位于电源节点和所述第一移位电容器之间，所述第一刷新电流路径被配置为响应于施加到所述第一刷新晶体管的控制端子的第一刷新信号而变得导通。所述电容器刷新电路包括：第一逻辑电路，被配置为响应于第一移位刷新信号，促进经由所述第一刷新电流路径对所述第一移位电容器的充电，所述第一移位刷新信号相对于施加到所述第一刷新晶体管的控制端子的第一刷新信号移位。所述电容器刷新电路包括：第二刷新晶体管，具有控制端子以及穿过所述第二刷新晶体管的第二刷新电流路径，所述第二刷新电流路径经由所述第二驱动节点位于电源节点和所述第二移位电容器之，所述第二刷新电流路径被配置为响应于施加到所述第二刷新晶体管的控制端子的第二刷新信号而变得导通。所述电容器刷新电路包括：第二逻辑电路，被配置为响应于第二移位刷新信号，促进经由所述第二刷新电流路径对所述第二移位电容器的充电，所述第二移位刷新信号相对于施加到所述第二刷新晶体管的控制端子的第二刷新信号移位。
[0004]在一个实施例中，一种方法包括：利用电路的输入节点接收输入电平域中的输入信号；利用所述电路的输出电路的输出节点提供输出电平域中的输出信号，所述输出电平域相对于所述输入电平域移位；利用所述输出电路的第一驱动节点接收第一逻辑信号。所述方法包括：利用所述输出电路的第二驱动节点接收第二逻辑信号，其中，所述输出信号根据所述第一逻辑信号和所述第二逻辑信号中的至少一个而具有所述输出电平域中的第一输出电平或第二输出电平；通过将第一刷新信号施加到第一刷新晶体管的控制端子，使所
述第一刷新晶体管的第一刷新电流路径导通，所述第一刷新电流路径耦合在电源节点和第一移位电容器之间，所述第一移位电容器耦合到所述第一驱动节点。所述方法包括：利用第一逻辑电路，响应于相对于所述第一刷新信号移位的第一移位刷新信号，经由所述第一刷新电流路径对所述第一移位电容器充电；通过将第二刷新信号施加到第二刷新晶体管的控制端子，使所述第二刷新晶体管的第二刷新电流路径导通，所述第二刷新电流路径耦合在所述电源节点与第二移位电容器之间，所述第二移位电容器耦合到所述第二驱动节点。所述方法包括：利用第二逻辑电路，响应于相对于所述第二刷新信号移位的第二移位刷新信号，经由所述第二刷新电流路径对所述第一移位电容器充电。
[0005]在一个实施例中，一种装置包括：输入节点，被配置为接收输入电平域中的输入信号；电源端子，被配置为提供电源电压；输出电路。所述输出电路包括：第一共源共栅晶体管；第二共源共栅晶体管；第一驱动晶体管，耦合在高电源节点和所述第一共源共栅晶体管之间，并且具有被配置为接收第一逻辑信号的控制端子。所述输出电路包括：第二驱动晶体管，与所述第一驱动晶体管并联耦合，并且具有被配置为接收第二逻辑信号的控制端子；输出节点，耦合在所述第一共源共栅晶体管和所述第二共源共栅晶体管之间，并且被配置为提供输出电平域中的输出信号，所述输出电平域相对于所述输入电平域移位。
[0006]在一个实施例中，诸如通用(GP)微控制器的低压电子装置使用连续操作模式。
[0007]本文中呈现的示例有助于电容电平移位中的连续操作模式，其中，在用于将输入电压传播到例如更高电压域的电容器上产生移位电压。
[0008]本文中呈现的示例涉及在共源共栅缓冲器的情况下，为两个p沟道金属氧化物半导体(PMOS)晶体管，或在电压域移位的情况下，为与非端口。
[0009]在这两种情况下，电容器上的电压以在输入信号和刷新时钟之间没有施加严格的同步约束的方式刷新。
[0010]可以仅使用低电压(LV)MOS组件来实施这里呈现的示例。
[0011]由于电容器移位，这有利于有效的电压域变化和移位电压的快速传播时间。
[0012]由于不响应电平移位而出现交叉开关(crossbar)电流，因此同样有助于实现低功耗。
附图说明
[0013]现在将参考附图仅以示例的方式描述一个或多个实施例，其中：
[0014]图1是基于共源共栅配置的电平移位器电路的电路图。
[0015]图2和图3是用于比较理想电压移位操作与如图1所示电路的实际实施方式的电路图。
[0016]图4是说明根据一个实施例的如本说明书中呈现的第一示例的电路图。
[0017]图5是表示根据一个实施例并且在如图4所示的示例中可能发生的信号的可能时间行为的图。
[0018]图6是说明根据一个实施例的如本说明书中呈现的第二示例的电路图。
[0019]除非另有说明，否则不同附图中的相应数字和符号通常指代相应的部分。
[0020]此外，在整个描述中，为了简洁起见，可以使用相同的名称来表示：
[0021]特定节点或线路以及在该节点或线路处出现的信号，以及特定组件(例如，电容器
或电阻器)及其电参数(例如，电容或电阻/阻抗)。
具体实施方式
[0022]在接下来的描述中，说明了各种具体细节，以便提供对根据描述的实施例的各种示例的深入理解。可以在没有一个或多个具体细节的情况下或通过其他方法、组件、材料等获得实施例。在其他情况下，未详细说明或描述已知的结构、材料或操作，使得实施例的各个方面不会被模糊。
[0023]在本说明书的框架中提及“实施例”或“一个实施例”意在指示关于该实施例描述的特定配置、结构或特性被包括在至少一个实施例中。因此，可能出现在本说明书的各个点中的诸如“在实施例中”、“在一个实施例中”等的短语不必然精确地指代一个和相同的实施例。此外，可以在一个或多个实施例中以任何适当的方式组合特定配置、结构或特性。
[0024]本文中使用的标题/参考文献仅为方便起见而提供，因此不限定保护范围或实施例的范围。
[0025]如前所述，通过使用本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种装置，包括：至少一个输入节点，被配置为接收输入电平域中的输入信号；输出电路，包括：输出节点，被配置为提供输出电平域中的输出信号，其中所述输出电平域相对于所述输入电平域被移位；第一驱动节点，被配置为接收第一逻辑信号；以及第二驱动节点，被配置为接收第二逻辑信号，其中所述输出信号根据所述第一逻辑信号和所述第二逻辑信号中的至少一个逻辑信号而具有所述输出电平域中的第一输出电平或第二输出电平；第一移位电容器，耦合到所述第一驱动节点；第二移位电容器，耦合到所述第二驱动节点；以及电容器刷新电路，包括：第一刷新晶体管，具有控制端子以及穿过所述第一刷新晶体管的第一刷新电流路径，所述第一刷新电流路径经由所述第一驱动节点位于电源节点与所述第一移位电容器之间，所述第一刷新电流路径被配置为响应于施加到所述第一刷新晶体管的控制端子的第一刷新信号而变为导通；第一逻辑电路，被配置为响应于第一移位刷新信号，促进经由所述第一刷新电流路径对所述第一移位电容器的充电，所述第一移位刷新信号相对于施加到所述第一刷新晶体管的控制端子的所述第一刷新信号被移位；第二刷新晶体管，具有控制端子以及穿过所述第二刷新晶体管的第二刷新电流路径，所述第二刷新电流路径经由所述第二驱动节点位于电源节点与所述第二移位电容器之间，所述第二刷新电流路径被配置为响应于施加到所述第二刷新晶体管的控制端子的第二刷新信号而变为导通；以及第二逻辑电路，被配置为响应于第二移位刷新信号，促进经由所述第二刷新电流路径对所述第二移位电容器的充电，所述第二移位刷新信号相对于施加到所述第二刷新晶体管的控制端子的所述第二刷新信号被移位。2.根据权利要求1所述的装置，其中所述第一逻辑电路包括第一逻辑门，所述第一逻辑门被配置为接收所述第一移位刷新信号作为输入，其中所述第一移位电容器位于所述第一驱动节点和所述第一逻辑门的中间，其中所述第二逻辑电路包括第二逻辑门，所述第二逻辑门被配置为接收所述第二移位刷新信号作为输入，其中所述第二移位电容器位于所述第二驱动节点和所述第二逻辑门的中间。3.根据权利要求1所述的装置，其中所述第一逻辑电路包括接收所述第一移位刷新信号作为输入的第一与非门，其中所述第二逻辑电路包括接收所述第二移位刷新信号作为输入的第二与非门。4.根据权利要求1所述的装置，包括：电流线路，位于电源节点与参考节点之间，所述电流线路包括以下项的级联布置：并联连接的穿过第一驱动晶体管的电流路径和穿过第二驱动晶体管的电流路径；穿过第一共源共栅晶体管的电流路径；以及穿过第二共源共栅晶体管的电流路径，其中所述第一驱动晶体管和所述第二驱动晶体
管具有耦合到所述第一驱动节点和所述第二驱动节点的相应控制端子，其中所述输出节点位于所述第一共源共栅晶体管和所述第二共源共栅晶体管中间的所述电流线路上。5.根据权利要求4所述的装置，其中位于电源节点与参考节点之间的所述电流线路包括穿过第三驱动晶体管的电流路径，所述第三驱动晶体管位于所述第二共源共栅晶体管和所述参考节点的中间，穿过所述第三驱动晶体管的所述电流路径响应于所述输入信号被断言而变为导通。6.根据权利要求1所述的装置，其中所述输出电路包括输出逻辑门，所述输出逻辑门具有逻辑输入，所述逻辑输入耦合到所述第一驱动节点和所述第二驱动节点，以从所述第一驱动节点和所述第二驱动节点接收所述第一逻辑信号和所述第二逻辑信号，其中所述输出信号响应于所述第一逻辑信号和所述第二逻辑信号中的至少一个逻辑信号被断言而具有所述输出电平域中的所述第一输出电平或所述第二输出电平。7.根据权利要求6所述的装置，其中所述输出逻辑门被布置在电源节点与参考节点之间，其中所述电源节点和所述参考节点提供相对于所述输入电平域移位的所述输出电平域中的所述第一输出电平和所述第二输出电平。8.根据权利要求6所述的装置，其中所述输出逻辑门包括与非门，所述与非门具有逻辑输入，所述与非门的逻辑输入耦合到所述第一驱动节点和所述第二驱动节点，以从所述第一驱动节点和所述第二驱动节点接收所述第一逻辑信号和所述第二逻辑信号。9.根据权利要求1所述的装置，其中所述电容器刷新电路被配置为使所述第一刷新晶体管和所述第二刷新晶体管交替导通，其中：在所述第一刷新晶体管导通的情况下，所述第一移位电容器的第一端子经由所述第一驱动节点被耦合到所...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：意法半导体ALPS有限公司，
类型：发明
国别省市：