冗余电路制造技术

本公开涉及冗余电路。在一个实施例中，一种集成电路，包括：表决电路，包括N个扫描触发器的，其中N是大于或等于3的奇数，其中所述N个扫描触发器包括第一扫描触发器和第二扫描触发器，其中所述第一扫描触发器的输出耦合到所述第二扫描触发器的扫描输入；扫描链，包括所述表决电路的N个扫描触发器，以及第三扫描触发器和第四扫描触发器，所述扫描链被配置为接收扫描使能信号；以及扫描使能控制电路，被配置为基于所述扫描使能信号并且基于所述第三扫描触发器的扫描输入或所述第四扫描触发器的输出来控制所述第一扫描触发器或所述第二扫描触发器的扫描使能输入。扫描触发器的扫描使能输入。扫描触发器的扫描使能输入。

【技术实现步骤摘要】
冗余电路


[0001]本公开总体涉及电子系统和方法，在特定实施例中，涉及冗余电路。

技术介绍

[0002]通常需要测试集成电路(IC)的故障。一般使用通常称为扫描测试的方法来测试逻辑电路。在扫描测试期间，通过一个或多个触发器链(也称为扫描链)对模式进行移位以触发一个或多个逻辑电路。来自被触发的逻辑电路的输出结果被加载到扫描链中并被移位用于评估。当移位的模式与期望的模式匹配时(基于一个或多个逻辑电路的正确功能)，则没有检测到故障，并且电路可以被视为不存在缺陷。当移位的模式与预期模式不匹配时，则检测到故障。
[0003]图1示出了扫描链时钟信号clk和扫描使能信号scan_en的示例性捕获时启动(LOC)波形。如图1中所示，当scan_en处于高态(也称为高或逻辑1)时，数据(也称为测试向量、测试图(test pattern)、向量或模式)在每次时钟信号clk脉冲时移位到扫描链中。当扫描使能信号scan_en转变到低态(也称为低或逻辑0)时，时钟信号clk的第一脉冲导致逻辑电路在通常称为启动的步骤中转变，逻辑电路具有耦合到扫描链的输入。时钟信号clk的第二脉冲使被触发的逻辑电路的输出加载到扫描链的触发器中。一旦扫描使能信号scan_en转换到高态，扫描链中的数据在每个时钟信号clk脉冲时移出。然后对移出的数据进行故障评估。
[0004]可以快速执行启动和捕获时钟脉冲，以便测试逻辑电路的与转换延迟有关的故障。
[0005]如图1所示，LOC测试允许以低速将数据移入或移出扫描链，同时仍执行逻辑电路的快速测试。因此，在一些实施方式中，LOC测试可允许扫描电路较容易实施方式(与LOS测试相比)，因为扫描使能信号scan_en转变可能较慢。
[0006]图2示出了扫描链时钟信号clk和扫描使能信号scan_en的示例性移位启动(LOS)波形。如图所示，LOS测试与LOC测试非常相似。然而，LOS测试在时钟信号clk的最后移位脉冲期间执行启动操作。因此，如图2所示，扫描使能信号scan_en在时钟信号CLK的最后移位脉冲之后但在时钟信号CLK的捕获脉冲之前转换到低态。
[0007]以与LOC测试中类似的方式，可以快速执行LOS测试。因此，在一些实施方式中，扫描使能信号scan_en实施方式被设计为足够快地转变以允许在LOS期间进行高速测试。
[0008]如图2中可见，在一些实施方式中，LOS测试可允许较低的测试时间(与LOC测试相比)，因为LOS测试针对通过扫描链移位数据和针对启动操作两者使用用于最后移位的时钟脉冲。
[0009]可以在自动测试设备(ATE)中实现扫描测试，例如，利用如图1和2所示的实现方案，其中，例如，ATE向IC提供测试矢量，并评估用于确定故障的结果(移出的数据)。扫描测试也可作为逻辑内置自测试(LBIST)来执行，其中IC将测试向量应用于其自身(例如，使用伪随机数发生器)并通过使用IC的LBIST控制器来确定是否发生故障。
[0010]扫描测试和/或LBIST的性能可以提供检测故障存在的方法。
[0011]在一些应用中，期望电路即使在存在故障的情况下也继续正常操作。在这样的应用中，可以使用冗余电路。这通常适用于对于安全敏感的汽车应用。安全特征还可以要求关键比特周围的逻辑冗余，例如，以防止对手攻击。
[0012]冗余电路可以被理解为容错电路，其中该电路能够在存在故障的情况下继续正确操作。图3示出了示例性的三重表决触发器(TVF)300的示意图，TVF300是冗余电路的示例。三重表决触发器300包括D触发器302、304和306以及表决电路318。表决电路318包括与门310、312和314以及或门320。
[0013]三重表决触发器300使用多数表决来确定输出D
out
。例如，当所有的D触发器302、304和306正确地操作时，D触发器302、304和306中的每一个的内容是相同的，并且输出D
out
等于D触发器302、304和306的内容。如果D触发器302、304或306中的一个输出错误状态，则输出D
out
继续输出正确值(因为D触发器302、304和306中的另两个D触发器输出正确值)。例如，如果D触发器302和304输出逻辑1而D触发器306翻转并输出逻辑0，则与门310的输出是逻辑1，与门312和314中的输出都是逻辑0，或门320的输出是逻辑1。如果D触发器302和304输出逻辑0并且D触发器306翻转并输出逻辑1，则与门310、312和314中每一个的输出都是逻辑0，并且或门320的输出是逻辑0。
[0014]三重表决触发器可用于安全敏感比特，其中不能容忍比特的意外翻转(例如，由于软错误)。例如，在需要这种D触发器的冗余的情况下，三重表决触发器300可以代替D触发器。

技术实现思路

[0015]根据一个实施例，一种集成电路包括：表决电路，包括N个扫描触发器的，其中N是大于或等于3的奇数，其中所述N个扫描触发器包括第一扫描触发器和第二扫描触发器，其中所述第一扫描触发器的输出耦合到所述第二扫描触发器的扫描输入；扫描链包括所述表决电路的N个扫描触发器，以及第三扫描触发器和第四扫描触发器，所述扫描链被配置为接收扫描使能信号；以及扫描使能控制电路，被配置为基于所述扫描使能信号并且基于所述第三扫描触发器的扫描输入或所述第四扫描触发器的输出来控制所述第一扫描触发器或所述第二扫描触发器的扫描使能输入。
[0016]根据一个实施例，一种集成电路包括：三重表决触发器，包括第一扫描触发器、第二扫描触发器和第三扫描触发器，其中所述第一扫描触发器的输出耦合到第二扫描触发器的扫描输入，其中所述第二扫描触发器的输出耦合到所述第三扫描触发器的扫描输入；扫描链被配置为接收扫描使能信号，所述扫描链包括所述三重表决触发器的所述第一扫描触发器、所述第二扫描触发器和第三扫描触发器，所述扫描链还包括第四扫描触发器和第五扫描触发器；以及扫描使能控制电路，被配置为基于所述扫描使能信号并且基于所述第四扫描触发器的扫描输入或所述第五扫描触发器的输出来控制所述第一扫描触发器或第三扫描触发器的扫描使能输入。
[0017]根据一个实施例，一种用于测试三重表决触发器的方法包括：向扫描链提供扫描使能信号，所述扫描链包括第一扫描触发器、第二扫描触发器、第三扫描触发器、第四扫描触发器、第五扫描触发器和第六扫描触发器，其中所述三重表决触发器包括所述第一扫描
触发器、所述第二扫描触发器和所述第三扫描触发器，其中所述第一扫描触发器的输出耦合到所述第二扫描触发器的扫描输入，其中所述第二扫描触发器的输出耦合到所述第三扫描触发器的扫描输入，其中所述第三扫描触发器的输出耦合到所述第六扫描触发器的扫描输入；向所述扫描链提供扫描输入信号；基于所述扫描使能信号并且基于所述第四扫描触发器的扫描输入来控制所述第一扫描触发器的扫描使能输入；基于所述扫描使能信号并且基于所述第五扫描触发器的输出来控制所述第三扫描触发器的扫描使能输入；从所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，包括：表决电路，包括N个扫描触发器，其中N是大于或等于3的奇数，并且其中所述N个扫描触发器包括第一扫描触发器和第二扫描触发器，其中所述第一扫描触发器的输出被耦合到所述第二扫描触发器的扫描输入；扫描链，包括：第三扫描触发器和第四扫描触发器以及所述表决电路的所述N个扫描触发器，所述扫描链被配置为接收扫描使能信号；以及扫描使能控制电路，被配置为基于所述扫描使能信号并且基于所述第三扫描触发器的扫描输入或所述第四扫描触发器的输出来控制所述第一扫描触发器或所述第二扫描触发器的扫描使能输入。2.根据权利要求1所述的集成电路，其中所述扫描使能控制电路被配置为在另一信号被断言时，基于所述第三扫描触发器的扫描输入或所述第四扫描触发器的输出来控制所述第一扫描触发器或所述第二扫描触发器的所述扫描使能输入。3.根据权利要求2所述的集成电路，其中所述扫描使能控制电路被配置为当所述另一信号被解除断言时，利用所述扫描使能信号来控制所述第一扫描触发器和所述第二扫描触发器的所述扫描使能输入。4.根据权利要求1所述的集成电路，其中所述扫描使能控制电路包括第一或门，所述第一或门具有输出、第一输入和第二输入，所述第一或门的输出耦合到所述第一扫描触发器或所述第二扫描触发器的所述扫描使能输入，所述第一或门的第一输入被配置为接收所述扫描使能信号，并且所述第一或门的第二输入耦合到所述第三扫描触发器的扫描输入或耦合到所述第四扫描触发器的输出。5.根据权利要求4所述的集成电路，其中所述扫描使能控制电路还包括第一与门，所述第一与门具有输出、第一输入和第二输入，所述第一与门的输出耦合到所述第一或门的第二输入，所述第一与门的第一输入耦合到所述第三扫描触发器的扫描输入或耦合到所述第四扫描触发器的输出，并且所述第一与门的第二输入被配置为接收另一信号。6.根据权利要求5所述的集成电路，其中所述第一与门的第一输入被耦合到所述第三扫描触发器的所述扫描输入，并且其中所述第一或门的输出被耦合到所述第一扫描触发器的扫描使能输入，所述扫描使能控制电路还包括：第二或门，具有输出和第一输入，所述第二或门的输出耦合到所述第二扫描触发器的所述扫描使能输入，并且所述第二或门的第一输入被配置为接收所述扫描使能信号；以及第二与门，具有输出、第一输入和第二输入，所述第二与门的输出被耦合到所述第二或门的第二输入，所述第二与门的第一输入耦合到所述第四扫描触发器的输出，并且所述第二与门的第二输入被配置为接收所述另一信号。7.根据权利要求1所述的集成电路，还包括扫描控制器，所述扫描控制器被配置为向所述扫描链提供所述扫描使能信号。8.根据权利要求7所述的集成电路，其中，当所述集成电路处于扫描模式时，所述扫描控制器被配置为向所述扫描链提供扫描输入信号，从所述扫描链接收扫描输出信号，并且基于所述扫描输出信号来确定所述表决电路中是否存在故障。9.根据权利要求1所述的集成电路，其中所述第二扫描触发器是所述表决电路的所述N个扫描触发器中的最后一个扫描触发器。
10.根据权利要求1所述的集成电路，其中所述第二扫描触发器的输出被耦合到所述第四扫描触发器的扫描输入。11.根据权利要求1所述的集成电路，其中所述第三扫描触发器的输出被耦合到所述第一扫描触发器的扫描输入。12.根据权利要求11所述的集成电路，其中所述第三扫描触发器的输出被直接连接到所述第一扫描触发器的扫描输入。13.根据权利要求1所述的集成电路，其中N等于3。14.一种集成电路，包括：三重表决触发器，包括第一扫描触发器、第二扫描触发器和第三扫描触发器，其中所述第一扫描触发器的输出被耦合到所述第二扫描触发器的扫描输入，并且其中所述第二扫描触发器的输出被耦合到所述第三扫描触发器的扫描输入；扫描链，被配置为接收扫描使能信号，所述扫描链包括所述三重表决触发器的所述第一扫描触发器、所述第二扫描触发器和所述第三扫描触发器，所...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：意法半导体国际有限公司，
类型：发明
国别省市：