金属氧化物半导体的结构及其制造方法技术

本发明专利技术提供一种金属氧化物半导体的结构及其制造方法，其制造方法包含提供一第一导电型的半导体衬底；于该半导体衬底的一第一表面上形成一第一外延层；于该第一外延层中形成复数个深沟槽；于该些深沟槽中形成与该第一外延层的导电型相反的复数个掺杂柱；于该些掺杂柱及该第一外延层上形成一第一导电型的第二外延层；于该第二外延层中形成复数个栅极区及复数个源极区。借此，直接以外延生长该些掺杂柱而可减少逐层外延所需的光罩次数，并可降低生产成本。

【技术实现步骤摘要】

本专利技术关于一种半导体结构及其制造方法，更特别的是关于一种金属氧化物半导 体的结构及其制造方法。
技术介绍
金属氧化物半导体已被广泛地使用在许多的功率开关组件上，这些应用最需要的 是高崩溃电压和低导通电阻的特性。一般的功率金属氧化物半导体于降低导通电阻的同时 也会使崩溃电压下降，反之，若提高崩溃电压则会导致较高的导通电阻。其主要原因在于这些金属氧化物半导体于导通时的电阻主要取决于外延层的厚 度，其崩溃电压亦由外延层的厚度来决定。故为了提高崩溃电压而使外延层厚度增加的话 反而会使导通电阻增加；相反地，若减少外延层的厚度以降低导通电阻的话，反而会使崩溃 电压跟着下降而无法两者兼得。而为了改善一般的金氧半导体所带来的缺点，并寻求低导通电阻与高崩溃电压兼 得的解决方案，一种具有超结(Super Junction)结构的金氧半导体被提出以解决现有技术 的缺点，如1999 年由 L. Lorenz, G. Deboy 于 Power Semiconductor Devices and ICs 发 表之论文”COOLMOS-a new milestone in high voltage power M0S”。(C00LM0S 为德国 Infinion公司的登录商标)。此具有超结结构的金氧半导体如图1所示，具有交替的N型柱状结构13与P型柱 状结构15于一 N型衬底11上。其中，N型柱状结构13构成电流的路径。当漏极/源极间 被施以逆偏压时，N型柱状结构13与P型柱状结构15间所产生的空乏区会横向扩张关断 导通路径。由此可知，此金属氧化物半导体的导通电阻是取决于N型柱状结构13的掺杂浓 度，而其崩溃电压值则是取决外延层的厚度。基于此，即使提高N型柱状结构13的掺杂浓 度以降低导通电阻，也不至于导致崩溃电压的降低。是故，此金属氧化物半导体的最大特征 是可以解决导通电阻降低的同时，耐压特性也随着下跌的窘境，因而可以发挥比传统功率 金属氧化物半导体更高的耐压特性，并且有效抑制导通电阻。然而，此超结结构如图1所示需要重复多次外延层A F成长、图案形成 (Patterning)与离子植入(Implantation)制程，其步骤繁琐。并且，每一次的微影制程都 必须对准前次形成的掺杂区，以完成此柱状结构。如此会使生产成本大幅提高并相当地耗 时。因此，如何利用简化的制程来达成高崩溃电压与低导通电阻的金属氧化物半导体 即是本专利技术所欲积极提供之处。
技术实现思路
有鉴于现有超结结构于制程上复杂的缺点，本专利技术主要目的在于提出一种简化的 制程并可达到高崩溃电压与低导通电阻特性，其不需要现有的多次外延步骤、光罩制程等 复杂制程，而以一次性的外延步骤，直接蚀刻一深沟槽并于其中填满外延材料的方式或蚀刻外延材料而形成掺杂柱的方式取代之。本专利技术的再一目的在于提供一种有效改善崩溃电流的金属氧化物半导体的结构 及其制造方法，其主要在源极区之间加入一浅沟槽结构，而可提升雪崩崩溃电压。为达上述目的，本专利技术的金属氧化物半导体的结构具有一主动区，该主动区包含 一半导体基底，其包含第一导电型的一半导体衬底，该半导体衬底具有一第一表面及一第 二表面；一第一外延层，形成于该第一表面上，该第一外延层并具有复数个深沟槽；及复数 个掺杂柱，形成于该些深沟槽中，该掺杂柱的导电型与该第一外延层相反；该主动区并包 含复数个第一浅沟槽及复数个第二浅沟槽，交替地形成于该半导体基底中，该些第一浅沟 槽向下延伸至相对应的该掺杂柱，并且，该第一浅沟槽的宽度大于该第二浅沟槽；复数个栅 极区，分别位于该些第一浅沟槽内；复数个源极区，形成于该些第一浅沟槽与该些第二浅沟 槽之间；及一源极金属导线，连接该些源极区。为达上述目的，本专利技术的金属氧化物半导体的制造方法，用于形成一主动区，其包 含下列步骤提供一第一导电型的半导体衬底，其具有一第一表面及一第二表面；于该半 导体衬底的第一表面上形成一第一外延层与复数个掺杂柱位于该第一外延层内；于该些掺 杂柱及该第一外延层上方形成交替的复数个第一浅沟槽及复数个第二浅沟槽，其中，该第 一浅沟槽的宽度大于该第二浅沟槽的宽度，并且，该第一浅沟槽向下延伸至相对应的该掺 杂柱；于该些第一浅沟槽内分别形成一栅极区；于该些第一浅沟槽的两侧边分别形成一源 极区；及形成一源极金属导线以连接该些源极区。本专利技术的另一目的在于提供一种，利用终 端区的掺杂柱的环绕与连接，使主动区内的掺杂柱电性连接至栅极区。借此，即使掺杂柱未 完全对准栅极区，亦可于终端区连接，而仍可使半导体组件作动，而不会因未完全对准而直 接失效。为达上述目的，本专利技术的金属氧化物半导体的结构于该半导体衬底上更包含具有 复数个终端区掺杂柱的一终端区，且该些终端区掺杂柱呈复数个同心环而包围位于该主动 区中的该些掺杂柱。为达上述目的，本专利技术的金属氧化物半导体的制造方法于该主动区形成该些掺杂 柱的同时，更包括于该金属氧化物半导体的一终端区形成复数个终端区掺杂柱，呈同心环 包围位于该主动区中的该些掺杂柱。于本专利技术的一实施例中，该半导体基底更包含第一导电型的一第二外延层，形成 于该些掺杂柱及该第一外延层上，该些第一浅沟槽及第二浅沟槽交替地形成于该第二外延 层中。于本专利技术的一实施例中，该第一外延层可为第一导电型或第二导电型的其中一 种。于本专利技术之一实施例中，该第一浅沟槽的深度大于该第二浅沟槽的深度，且该第一浅沟 槽的侧壁具有一阶梯状结构，将该第一浅沟槽区分为一上部分与一下部分，该上部分的宽 度大于该下部分的宽度。于本专利技术的一实施例中，相邻二该第一浅沟槽的距离不大于相邻二该掺杂柱的距罔。于本专利技术的一实施例中，该些第一浅沟槽及该些第二浅沟槽的两侧分别具有一源 极区。5于本专利技术的一实施例中，于形成该些第一浅沟槽及该些第二浅沟槽的步骤包含 形成一图案层于该第二外延层上，以定义该些第一浅沟槽及该些第二浅沟槽；透过该图案 层蚀刻该第二外延层，以形成复数个第一浅沟槽及该些第二浅沟槽；形成一保护层覆盖该 些第一浅沟槽的内壁及底部，并且填满该些第二浅沟槽；蚀刻该保护层以使该些第一浅沟 槽的底部裸露；以及透过剩余的该保护层及该图案层蚀刻该第二外延层，以形成复数个凹 陷于该些第一浅沟槽的一下部分。于本专利技术的一实施例中，该些第二浅沟槽向下延伸至该第一外延层，该些第一浅 沟槽与该些第二浅沟槽具有相同深度。附图说明图1为现有的超结结构的金属氧化物半导体部分剖面图。图2A至H为本专利技术一实施例中的金属氧化物半导体于制程步骤中的部分剖面图。图3为本专利技术一实施例中的属氧化物半导体包含终端区的部分剖面图。图4为本专利技术一实施例中的属氧化物半导体的俯视图。图5为本专利技术另一实施例中的属氧化物半导体包含终端区的部分剖面图。图6A至B为本专利技术另一实施例的部分制程步骤的剖面图。图7为本专利技术另一实施例中的属氧化物半导体包含终端区的部分剖面图。图8为本专利技术再一实施例中的属氧化物半导体包含终端区的部分剖面图。主要组件符号说明IlN型衬底13N型柱状结构15P型柱状结构21半导体衬底23第一外延层25深沟槽27掺杂柱29第二外延层31第一浅沟槽32图案层33第二浅沟槽34保护层34a残余保护层35第一介电质层37多晶硅结构38 开口39第二介电质层41源极金属导线43汲极金属导线4本文档来自技高网...

【技术保护点】
一种金属氧化物半导体的结构，具有一主动区，该主动区包含：一半导体基底，其包含：第一导电型的一半导体衬底，该半导体衬底具有一第一表面及一第二表面；一第一外延层，形成于该第一表面上，该第一外延层并具有复数个深沟槽；及复数个掺杂柱，形成于该些深沟槽中，该掺杂柱的导电型与该第一外延层相反；复数个第一浅沟槽及复数个第二浅沟槽，交替地形成于该半导体基底中，该些第一浅沟槽向下延伸至相对应的该掺杂柱，并且，该第一浅沟槽的宽度大于该第二浅沟槽；复数个栅极区，分别位于该些第一浅沟槽内；复数个源极区，形成于该些第一浅沟槽与该些第二浅沟槽之间；及一源极金属导线，连接该些源极区。

【技术特征摘要】

【专利技术属性】
技术研发人员：涂高维，
申请(专利权)人：尼克森微电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]