静电放电保护电路及静电保护方法技术

一种静电放电保护电路及静电保护方法，静电放电保护电路包括：瞬态检测电路，耦接第一焊盘，检测第一焊盘的输入信号以产生瞬态信号；电平调整电路，耦接瞬态检测电路，用于根据输入信号调整电平调整电路的输出端点的输出电压；放电电路，耦接第一焊盘和电平调整电路的输出端点，用于当放电电路被输出电压使能时，对输入信号进行放电至第二焊盘；以及保持电路，耦接于电平调整电路和瞬态检测电路间，用于根据瞬态信号选择性控制电平调整电路以保持放电电路的使能状态。利用本发明专利技术可对静电信号完全放电，且不会影响集成装置的正常操作。

【技术实现步骤摘要】

本专利技术有关于静电放电(electrostatic discharge, ESD)保护电路，更具体地， 有关于可允许足够时间来对静电信号进行放电的静电放电保护电路及其方法。
技术介绍
参考图1，图1为现有技术中静电放电保护电路10的示意图，静电放电保 护电路10用于保护集成装置20以免受到静电信号的损坏。静电放电保护电路 10包括低通滤波器11、反相器(inverter)12和放电电路13,其中低通滤波器11 包括电阻器R和电容器C，反相器12包括PMOS晶体管Mpa和NMOS晶体管 Mna，放电电路13包括NMOS晶体管Mnb。低通滤波器11、反相器12和放电 电路13之间的连接如图1所示。并且第一焊盘14耦接第一端点Nl5第二焊盘 15耦接第二端点N2,第二端点>12的电压为Vgnd。参考图2,图2为图1所示现有技术中静电放电保护电路10的端点N,、 N3和N4各自的电压Va、 Vc和Vd的时间图。最初，端点N" N3和N4的电压V。、Vc和Vd分别设置为零。也就是，最初，PMOS晶体管Mpa、 NMOS晶体管Mna 和NMOS晶体管Mnb截止(tum off)。当静电信号(即电压Va)在时间t,注入第 一焊盘14 (其中静电信号在时间t!时有一尖峰电压Vr) ,PMOS晶体管Mpa将 会在时间t,瞬间导通(turn on)，以对第 一 焊盘14上的电压Vtl进行放电。因此， 如图2所示，电压Va将在瞬间减小为电压V3，。并且，端点N4处电压将在时间 t,瞬间充电为电压V2，。因此，电压V 导通NMOS晶体管Mnb以对电压Va进 行放电。同时，低通滤波器11对电压Va进行低通滤波，以产生电压Vc。如图2 所示，由于电阻器R和电容器C的低通滤波特性，电压Vc将逐渐增加。经过时 间段At'之后，电压Vc将达到电压V4，，并导通NMOS晶体管Mna，以对端点 N4的电压Vd进行放电。接着，PMOS晶体管Mpa和NMOS晶体管Mnb将截止。 请注意，在时间段At，中，电压Ve逐渐增加，端点N4的电压Vd逐渐减小，也就 是，由PMOS晶体管Mpa和NMOS晶体管Mnb传导的电流逐渐减小，由NMOS晶体管Mna传导的电流逐渐增加。因此，如图2所示，在NMOS晶体管Mnb 于时间t2截止后，端点Ni的电压Va可大幅增加。意味着，静电信号导致的端点 Nj的电荷在时间段At，内不能够由NMOS晶体管Mnb进行完全放电。根据现有 技术，端点N!处增加的电压会影响集成装置20的正常搡作。
技术实现思路
由于现有技术中不能够对静电信号完全放电，以及集成装置的端点处不断 增加的电荷会影响集成装置的正常操作，本专利技术提供一种静电放电保护电路及 静电保护方法。本专利技术提供一种静电放电保护电路，包括瞬态检测电路，耦接第一焊盘， 用于检测所述第一焊盘处的输入信号，以产生瞬态信号；电平调整电路，耦接 所述瞬态检测电路，用于根据所述输入信号调整所述电平调整电路的输出端点 的输出电压；放电电^^，耦接所述第一焊盘和所述电平调整电路的所述输出端 点，用于当所述放电电路被所述输出电压使能时，对所述第一焊盘的所述输入 信号进行放电至第二焊盘；以及保持电路，耦接于所述电平调整电路和所述瞬 态检测电路间，用于根据所述瞬态信号选择性控制所述电平调整电路以保持所 述放电电路的使能状态。本专利技术另提供一种静电保护方法，用于保护集成装置，包括检测所述集 成装置的第一焊盘的输入信号以产生瞬态信号；通过电平调整电路，根据所述 输入信号调整所述电平调整电路的输出端点的输出电压；当放电电路被所述输 出电压使能时，通过所述放电电路对所述第一焊盘的所述输入信号放电至第二 焊盘；以及提供保持电路，根据所述瞬态信号对所述电平调整电路进行选择性 控制，以保持所述放电电路的使能状态。利用本专利技术可对静电信号完全放电，且不会影响集成装置的正常操作。以下为根据多个图式对本专利技术较佳实施例进行详细描述，本领域技术人员 阅读后应可明确了解本专利技术目的。附图说明图1为现有技术中静电放电保护电路的示意图。图2为图1所示现有技术中静电放电保护电^各的端点N,、 N-,和N4各自的电压Va、 Ve和Vd的时间图。图3为根据本专利技术实施例静电放电保护电路的示意图。图4为图3所示静电放电保护电路的输出端点处的输出电压、第一焊盘的 输入信号和瞬态信号的时间图。图5为根据本专利技术实施例静电保护方法的流程图。具体实施例方式在说明书及申请专利权利要求当中使用了某些词汇来指称特定的组件。所 属领域中技术人员应可理解，硬件制造商可能会用不同的名词来称呼同 一个组 件。本说明书及申请专利权利要求并不以名称的差异来作为区分组件的方式， 而是以组件在功能上的差异来作为区分的准则。在通篇说明书及申请专利权利 要求当中所提及的"包含，，为开放式的用语，故应解释成"包含但不限定于"。 以外，"耦接" 一词在此为包含任何直接及间接的电性连接手段。因此，若文 中描述第一装置耦接于第二装置，则代表该第一装置可直接电性连接于该第二 装置，或透过其它装置或连接手段间接地电性连接至该第二装置。参考图3，图3为根据本专利技术实施例静电放电保护电路300的示意图。静电 放电保护电路300用于保护集成装置30以免受到静电信号的损坏。静电放电保 护电路300包括瞬态检测电路301、电平调整电路302、放电电^各303和保持电 路(sustaining circuit) 304。瞬态检测电路301耦接于第一焊盘3011 ，用于检测第 一焊盘3011处的输入信号Vesd，以产生瞬态信号(transient signal) Vtran;电平调 整电路302耦接于瞬态检测电路301 ，用于根据输入信号Vesd调整电平调整电路 302输出端点N自处的输出电压V。ut;放电电路303耦接于电平调整电路302的 输出端点N滅和第一焊盘3011,当放电电路303被输出电压V。ut使能时，可将 第一焊盘3011的输入信号Vd放电至第二焊盘3012;保持电路304耦接于电平 调整电路302和瞬态检测电路301间，用于根据瞬态信号Vf选择性控制电平 调整电路302以保持放电电路303的使能状态。请注意，简洁起见，输入信号 Vesd可视为在第一焊盘3011处产生的静电信号。冲艮据图3所示的实施例，保持电路304包括第一晶体管MN1、漏极端点(也 即第一端点)Nm和第二端点N—，其中第一晶体管MN1的栅极端点(也即控制端)耦接输出端点N。ut，漏极端点Nm耦接瞬态信号Vt「an,第二端点N—耦接第二焊盘3012。电平调整电路302通过反相器实现，其中反相器具有输入节点和输出 节点，其输入节点耦接保持电路304的漏极端点N,n，其输出节点作为电平调整电 路302的输出端点N。ut。反相器包括N型晶体管MN2和P型晶体管MP1，详细连接关系如图3所示，由于与现有技术相似的连接关系因此不再详述。请注意，电平调整电路302并不仅限于由反相器实现，具有可将信号反相的类似功能的其它电 路也属于本专利技术范畴。举例而言，电平调整电路302可包括第一电容器和第二晶 体管，其中第一电容器其一个端点耦接第一焊盘3011,第二晶体管其漏极端点 (即第一端点)耦接第一电容器的另一个端点本文档来自技高网...

【技术保护点】
一种静电放电保护电路，包括：　瞬态检测电路，耦接第一焊盘，用于检测所述第一焊盘处的输入信号，以产生瞬态信号；　电平调整电路，耦接所述瞬态检测电路，用于根据所述输入信号调整所述电平调整电路的输出端点的输出电压；　放电电路，耦 接所述电平调整电路的所述输出端点和所述第一焊盘，用于当所述放电电路被所述输出电压使能时，对所述第一焊盘的所述输入信号进行放电至第二焊盘；以及　保持电路，耦接于所述电平调整电路和所述瞬态检测电路间，用以根据所述瞬态信号选择性控制所述电平 调整电路以保持所述放电电路的使能状态。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：林奕成，郑道，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]