一种基于复合介质栅的全局曝光光敏探测器制造技术

本实用新型专利技术公开了一种基于复合介质栅的全局曝光光敏探测器，通过使用制作于上晶圆的复合介质栅双器件光敏探测单元进行感光，使用制作于下晶圆的存储单元进行存储，将一个探测单元和一个存储单元组合为一个像素，且在结束曝光时使用晶圆堆叠时制作的晶圆间通孔将探测单元得到的光电信号转移到对应的存储单元中，实现了全局快门的功能。本实用新型专利技术不改变复合介质栅双器件光敏探测单元的基本结构，且探测单元和存储单元均能够持续微缩至亚微米。由于快门关闭时存储的电信号位于下晶圆，不会受到寄生光信号的影响，因而该光敏探测器的PLS性能强于现有的探测器结构。PLS性能强于现有的探测器结构。PLS性能强于现有的探测器结构。

【技术实现步骤摘要】
一种基于复合介质栅的全局曝光光敏探测器


[0001]本技术涉及一种基于复合介质栅的全局曝光光敏探测器，属于感光


技术介绍

[0002]目前应用的感光技术从原理区分，主要有CCD(电荷耦合元件)和CMOS(互补金属氧化物半导体)两种，其中CMOS相对于CCD具有更快的成像速度和更加优良的系统集成能力，且可实现更低的功耗。但是，利用CMOS实现的图像传感器的感光阵列中每个像素通常包括至少一个感光二极管和三至六个晶体管，使得感光区的占比较小。随着技术发展，对单位面积内像素数目提升的需求更加迫切，因而单个像素的面积设计得越来越小，CMOS像素的满阱电荷量偏低，导致感光阵列面临着灵敏度下降及动态范围降低的问题。
[0003]中国专利CN102938409A和CN107658321B公开了几种基于复合介质栅MOSFET的双晶体管光敏探测单元(以下将该探测单元结构称为垂直电荷感光器件，即VPS)，每个探测单元包括主要用于收集光电子的感光晶体管和用于读取光生电荷数量的读取晶体管。所述感光晶体管的衬底(收集区)和读取晶体管的衬底(读取区)通过浅槽隔离(STI)隔开，且均包括在衬底上依次叠加形成的底层绝缘介质、光电子存储层、顶层绝缘介质和控制栅，源/漏区设置在读取晶体管一侧的衬底中。所述感光晶体管和读取晶体管之间的光电子存储层连通，通过控制读取晶体管可以读出曝光过程从读取晶体管一侧衬底进入到光电子存储层的光生电荷量。上述光敏探测单元的制作可以与集成电路制造工艺兼容，且相较CCD和CMOS，在相同像素尺寸下可实现更高的信噪比以及更高的满阱电荷，因而应用前景广阔。
[0004]利用上述的VPS像素结构形成全局快门感光阵列时，需要设计一种方法，使得感光阵列在曝光结束后能够保持像素中的光电信号在后续的读取过程中不会发生变化，即像素中的信号量不会随着读取过程中持续入射到像素中的光子而持续累积。
[0005]一种常见的做法是，将曝光结束后像素内得到的光信号储存到一个额外的存储节点中，且通过一定设计使得该存储节点中储存的信号量不会随着光子持续不断地入射到像素中而发生变化。中国专利CN201711033195.X以及CN201910965769.X所公开的方法都是改变了VPS像素的结构，在像素中增加了存储节点而实现了全局快门的功能。但这两种方法都会使VPS像素的结构变得复杂，难以在亚微米的VPS像素中实现全局快门的功能。另外，由于直接将存储节点集成在VPS像素中，存储节点仍然会受到一定杂散光的照射进而导致快门关闭后其储存的信号随着光的持续照射而发生变化。

技术实现思路

[0006]专利技术目的：为了解决上述基于复合介质栅MOSFET的全局曝光光敏探测器中的PLS问题，同时不改变复合介质栅MOSFET的双器件光敏探测器的简单的像素结构，本技术提供一种基于复合介质栅的全局曝光光敏探测器。
[0007]技术方案：为实现上述目的，本技术提供一种基于复合介质栅的全局曝光光
敏探测器，包括制作于上晶圆部分的光敏探测部分和制作于下晶圆部分的存储部分，所述上晶圆部分与下晶圆部分之间通过晶圆堆叠工艺键合为一体，且两部分之间设置有晶圆间通孔进行电学互连；
[0008]所述光敏探测部分包含横向和纵向周期性排列的若干个复合介质栅双器件光敏探测单元，所述存储部分包含横向和纵向周期性排列的若干个存储单元，每个探测单元和一个存储单元对应，共同构成一个像素，所述探测单元和对应的存储单元之间通过晶圆间通孔进行信号传递。
[0009]可选的，所述探测单元包括具有感光功能的复合介质栅MOS
‑
C部分和具有读取功能的复合介质栅MOSFET部分，且这两部分形成在同一P型半导体衬底上；所述复合介质栅MOS
‑
C部分和复合介质栅MOSFET部分之间通过浅槽隔离隔开，且P型半导体衬底的上方依次叠加底层介质层、电荷耦合层、顶层介质层和控制栅极，所述复合介质栅MOSFET部分还设有源极和漏极，且源极连接至所对应的晶圆间通孔。
[0010]可选的，所述存储单元包括采样MOS晶体管、存储电容、源跟随MOS晶体管和行选MOS晶体管，其中采样MOS晶体管的源极连接至所对应的晶圆间通孔，漏极连接至存储电容的一端，且与源跟随MOS晶体管的栅极相连，所述存储电容的另一端接地；所述源跟随MOS晶体管的源极连接至行选MOS晶体管的源极，所有源跟随MOS晶体管的漏极连接至同一电源电压。
[0011]可选的，各个组内同一编号的所述探测单元的控制栅极之间电学相连形成字线，字线的数目与每组内像素的个数相同；同一组内不同编号的所述探测单元的源极之间电学相连形成源线，且连接至所对应的晶圆间通孔，源线的数目与像素的组数即晶圆间通孔的个数相同；所有探测单元的漏极电学相连形成漏线，所有探测单元的衬底直接相连；不同组内同一编号的所述存储单元的采样MOS晶体管的栅极之间电学相连构成转移线。
[0012]可选的，在所述存储部分中，对于每个晶圆间通孔，还设置有一个偏置MOS晶体管(作为一个电流源)与其对应，其中，每个偏置MOS晶体管的漏极连接至所对应的晶圆间通孔，源极接地，所有偏置MOS晶体管的栅极全部相连形成偏置线。
[0013]可选的，所有行选MOS晶体管的栅极和漏极之间采用标准CMOS图像传感器像素阵列的互联架构，即同一行所述存储单元中的行选MOS晶体管的栅极之间电学连接形成行线，同一列所述存储单元中的行选MOS晶体管的漏极之间电学连接形成列线。
[0014]有益效果：
[0015]本技术通过使用制作于上晶圆的复合介质栅双器件光敏探测单元进行感光，使用制作于下晶圆的存储单元进行存储，将一个探测单元和一个存储单元组合为一个像素，且在结束曝光时使用晶圆堆叠时制作的晶圆间通孔将像素的探测单元得到的光电信号传递到像素的存储单元，实现了全局快门的功能。
[0016]由于本技术中复合介质栅双器件光敏探测单元的基本结构没有发生改变，仍然只包含感光晶体管和读取晶体管，其探测单元能够持续微缩至亚微米。而存储单元由于制作于不同的晶圆上，且全部由标准的MOS晶体管和电容组成，在使用先进的制造工艺后同样具有持续微缩的能力。由于快门关闭时存储的电信号位于下晶圆，不会受到寄生光信号的影响，因而该光敏探测器的PLS性能强于现有的探测器结构。
附图说明
[0017]图1是本技术实施例中光敏探测器的组成结构示意图；
[0018]图2A和图2B分别是本技术实施例中探测单元以及探测单元互联方式的结构示意图；
[0019]图3A和图3B分别是本技术实施例中存储单元以及存储单元互联方式的结构示意图；
[0020]图4是本技术实施例中光敏探测器的工作时序图。
具体实施方式
[0021]以下结合附图和具体的实施例对本技术作进一步详细说明。根据下面的说明，本技术的优点和特征将更清楚。
[0022]需说明的是，附图均采用非常简化的形式且均使用非精准本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于复合介质栅的全局曝光光敏探测器，其特征在于，包括制作于上晶圆部分的光敏探测部分和制作于下晶圆部分的存储部分，所述上晶圆部分与下晶圆部分之间通过晶圆堆叠工艺键合为一体，且两部分之间设置有晶圆间通孔进行电学互连；所述光敏探测部分包含横向和纵向周期性排列的若干个复合介质栅双器件光敏探测单元，所述存储部分包含横向和纵向周期性排列的若干个存储单元，每个探测单元和一个存储单元对应，共同构成一个像素，所述探测单元和对应的存储单元之间通过晶圆间通孔进行信号传递。2.根据权利要求1所述的全局曝光光敏探测器，其特征在于，所述探测单元包括具有感光功能的复合介质栅MOS
‑
C部分和具有读取功能的复合介质栅MOSFET部分，且这两部分形成在同一P型半导体衬底上；所述复合介质栅MOS
‑
C部分和复合介质栅MOSFET部分之间通过浅槽隔离隔开，且P型半导体衬底的上方依次叠加底层介质层、电荷耦合层、顶层介质层和控制栅极，所述复合介质栅MOSFET部分还设有源极和漏极，且源极连接至所对应的晶圆间通孔。3.根据权利要求2所述的全局曝光光敏探测器，其特征在于，所述存储单元包括采样MOS晶体管、存储电容、源跟随MOS晶体管和行选MOS晶体管，其中采样MOS晶体管的源极连接至所对应的晶圆间通孔，漏极连接至存储...

【专利技术属性】
技术研发人员：王瑶，
申请(专利权)人：南京威派视半导体技术有限公司，
类型：新型
国别省市：