一种改善单向产品切割背崩的芯片制作工艺制造技术

一种改善单向产品切割背崩的芯片制作工艺，涉及一种半导体功率器件芯片加工领域。本发明专利技术分别采用两种不同特殊配比蚀刻酸进行作业，在保证P面正常蚀刻速率的基础上，降低N面蚀刻速率，此种方法不仅避免了切割背崩问题，同时也释放了晶片在制造过程中产生的应力。在半导体市场竞争越演越烈的今天，拥有一流的半导体制造技术，保证产品质量是每个半导体分立器件制造厂必备的利器，因此为了保证半导体分立器件的各项能力及可靠性，研究一种高可靠性的功率器件产品的制作工艺具有很重要的意义。的功率器件产品的制作工艺具有很重要的意义。的功率器件产品的制作工艺具有很重要的意义。

【技术实现步骤摘要】
一种改善单向产品切割背崩的芯片制作工艺


[0001]本专利技术涉及一种半导体功率器件芯片加工领域，尤其涉及一种改善单向产品切割背崩的芯片制作工艺。

技术介绍

[0002]目前， Si衬底单向台面半导体功率器件芯片在晶圆前道生产工艺结束后，需将单个晶粒单元从整片晶圆中分离出来，晶粒分离一般采用刀片切割的方法进行。刀片切割是切割刀在高速旋转过程中不断与单晶硅碰撞，撞击处的硅粉脱落进而将晶粒分离。由于单晶硅片各向异性的特点，单晶硅原子沿不同晶向排列的周期性和疏密程度不同，导致单晶硅表面显微硬度不同，切割过程中不同晶向切削行为和切屑的形成机制具有很大差异。这种效应在芯片上的直接体现就是切割后背面（N面）崩边程度。切割过程中，机械力直接作用在晶圆上导致芯片背面崩边，崩边大的芯片，其内部产生的应力损伤也相对较大，不仅影响产品的产出率，间接增加生产成本，而且影响产品可靠性能。

技术实现思路

[0003]本专利技术针对以上问题，提供了一种能够有效释放晶圆应力及避免切割背崩，保证产品质量的适用于单向槽蚀刻的一种改善单向产品切割背崩的芯片制作工艺。
[0004]本专利技术的技术方案是：一种改善单向产品切割背崩的芯片制作工艺，包括以下步骤：S100，晶片表面扩散，形成P+
‑
N
‑
N+结构；S200，双面选择性光刻，将晶片区域化成晶粒；S300，混酸漂洗；采用包含硝酸、氢氟酸、冰醋酸和磷酸的混合液，对晶片P面及N面进行漂洗；S400，N面上光阻；采用旋涂法将N面整面重新披覆一层光刻胶；S500，P面沟槽蚀刻；采用包含硝酸、HF和冰醋酸的混酸腐蚀液对P面暴露出来的硅进行湿法腐蚀；S600，长SiO2膜；通过高温氧化技术，在高温扩散炉中将晶片表面及PN结表面生长一层 SiO2膜；S700，玻璃钝化；采用旋涂的方式将光阻玻璃涂在晶片表面；通过选择性光刻，将沟槽内PN结处光阻玻璃保留；在高温炉中对玻璃粉进行熔融，将沟槽内部的光阻玻璃转换成玻璃以保护PN结，玻璃熔融温度为640
‑
830℃，时间为15
‑
20min；S800，采用LPCVD在晶片表面沉积一层LTO膜，用以保护玻璃；S900，通过光刻的方法将晶粒台面氧化膜去除，为后续金属化做准备；S1000，通过化学镀或蒸镀的方法，在晶片表面形成电极。
[0005]具体的，S100具体步骤为：在晶片表面沉积一层磷和硼，形成P+
‑
N
‑
N+结构。
[0006]具体的，S200具体步骤为：将晶片区域化成晶粒，并在晶粒表面将待蚀刻的区域暴露出来，其它区域用光阻剂保护。
[0007]具体的，步骤S200中，双面曝光时，P+面蚀刻线宽度为80
‑
120um，N+面蚀刻线宽度为20
‑
40um。
[0008]具体的，步骤S300中，所述硝酸、氢氟酸、冰醋酸和磷酸的配比为8：1：3：3，在常温下（25℃）对晶片P面及N面进行漂洗，漂洗时间150
‑
230s, N面深度5
‑
15um，宽度为40
‑
80um ，P面深度为10
‑
25um，宽度为100
‑
140um。
[0009]具体的，S500中，采用配比为2：1：1的硝酸：HF:冰醋酸混酸腐蚀液对P面暴露出来的硅进行湿法腐蚀；混酸腐蚀液的温度：
‑
6℃~2℃，腐蚀时间：150
‑
600S,P+面腐蚀深度为50
‑
100um，宽度为250
‑
350um。
[0010]具体的，S600中，作业温度：1000
±
100℃，膜厚800
‑
2000埃。
[0011]具体的，S600中，SiO2膜厚度800
‑
2000埃；作业温度：1000
±
100℃。
[0012]具体的，S700中，光阻玻璃旋涂速度在800~2000RPM，旋涂时间5~12s，烧玻璃熔融温度为640
‑
830℃，时间为15
‑
20min。
[0013]本专利技术有益效果：本专利技术为防止切割过程中产生上述不良问题，通过在晶圆制造的沟槽蚀刻工序，将晶片P面及N面均进行不同程度的刻蚀，由于酸性湿法刻蚀过程中，混合酸中的硝酸首先会将硅表面氧化，然后氢氟酸将氧化层去除，在这个反应过程中，被氧化物质失去电子，由于高浓度掺杂的N+型硅中含有大量的电子，电子浓度大于P型硅中浓度，根据化学反应方程式，N型硅片氧化速率大于P型硅片，所以N衬底在酸性腐蚀环境下腐蚀速率更快；而本设计分别采用两种不同特殊配比蚀刻酸进行作业，在保证P面正常蚀刻速率的基础上，降低N面蚀刻速率，此种方法不仅避免了切割背崩问题，同时也释放了晶片在制造过程中产生的应力。
[0014]在半导体市场竞争越演越烈的今天，拥有一流的半导体制造技术，保证产品质量是每个半导体分立器件制造厂必备的利器，因此为了保证半导体分立器件的各项能力及可靠性，研究一种高可靠性的功率器件产品的制作工艺具有很重要的意义。
附图说明
[0015]图1是本专利技术步骤S100的结构示意图，图2是本专利技术步骤S200的结构示意图，图3是本专利技术步骤S300的结构示意图，图4是本专利技术步骤S400的结构示意图，图5是本专利技术步骤S500的结构示意图，图6是本专利技术步骤S600的结构示意图，图7是本专利技术步骤S700的结构示意图，图8是本专利技术步骤S800的结构示意图，图9是本专利技术步骤S900的结构示意图，图10是本专利技术步骤S1000的结构示意图，
图中100是SiO2膜，200是LTO膜，300是玻璃，400是金属层。
具体实施方式
[0016]下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能理解为对本专利技术的限制。
[0017]在本专利技术的描述中，需要理解的是，术语“上”、
ꢀ“
下”、
ꢀ“
左”、
ꢀ“
右”、
ꢀ“
竖直”、
ꢀ“
水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。在本专利技术的描述中，除非另有说明，
ꢀ“
多个”的含义是两个或两个以上。
[0018]在本专利技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、
ꢀ“
相连”、
ꢀ“
连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接 ；可以是机械连接，也可以是电连接 ；可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种改善单向产品切割背崩的芯片制作工艺，其特征在于，包括以下步骤：S100，晶片表面扩散，形成P+
‑
N
‑
N+结构；S200，双面选择性光刻，将晶片区域化成晶粒；S300，混酸漂洗；采用包含硝酸、氢氟酸、冰醋酸和磷酸的混合液，对晶片P面及N面进行漂洗；S400，N面上光阻；采用旋涂法将N面整面重新披覆一层光刻胶；S500，P面沟槽蚀刻；采用包含硝酸、HF和冰醋酸的混酸腐蚀液对P面暴露出来的硅进行湿法腐蚀；S600，长SiO2膜；通过高温氧化技术，在高温扩散炉中将晶片表面及PN结表面生长一层 SiO2膜；S700，玻璃钝化；将光阻玻璃涂在晶片表面；通过选择性光刻，将沟槽内PN结处光阻玻璃保留；在高温炉中对玻璃粉进行熔融，将沟槽内部的光阻玻璃转换成玻璃以保护PN结；S800，在晶片表面沉积一层LTO膜，用以保护玻璃；S900，通过光刻的方法将晶粒台面氧化膜去除，为后续金属化做准备；S1000，通过化学镀或蒸镀的方法，在晶片表面形成电极。2.根据权利要求1所述的一种改善单向产品切割背崩的芯片制作工艺，其特征在于，S100具体步骤为：在晶片表面沉积一层磷和硼，形成P+
‑
N
‑
N+结构。3.根据权利要求1所述的一种改善单向产品切割背崩的芯片制作工艺，其特征在于，S200具体步骤为：将晶片区域化成晶粒，并在晶粒表面将待蚀刻的区域暴露出来，其它区域用光阻剂保护。4.根据权利要求1所述的一种改善单向产品切割背崩的芯片制作工艺，其特征在于，步骤S200中，双面曝光时，P+面蚀刻线宽度为80
‑
120um，N+面蚀刻线宽度为20
...

【专利技术属性】
技术研发人员：崔丹丹，游佩武，裘立强，王毅，
申请(专利权)人：扬州杰利半导体有限公司，
类型：发明
国别省市：