一种时钟信号扩频电路制造技术

本申请涉及相位延迟技术领域的领域，提供时钟信号扩频电路，其包括调制频率控制子电路、调制幅度控制子电路、调制波形生成子电路和相位调制子电路；调制频率控制子电路用于将原始时钟信号进行分频以得到分频时钟信号，调制幅度控制子电路用于根据来自外部电压源的原始电压信号生成第一调制幅度控制电压和第二调制幅度控制电压，调制波形生成子电路用于基于所述分频时钟信号、所述第一调制幅度控制电压和所述第二调制幅度控制电压生成具有目标波形的调制信号，相位调制子电路用于基于所述调制信号对所述原始时钟信号进行相位延迟以生成扩频时钟信号。本发明专利技术对时钟信号进行频率和相位的调制以降低时钟信号在电子系统中的干扰。的干扰。的干扰。

【技术实现步骤摘要】
一种时钟信号扩频电路


[0001]本申请涉及相位延迟
，尤其是涉及一种时钟信号扩频电路。

技术介绍

[0002]随着电子技术的发展，电子系统的信号传输速率越来越高，电子系统的内部时钟频率越来快。然而高速变化的时钟信号会给电子系统带来电磁干扰(EMI)问题，降低信号的完整性，从而危害整个电子系统的工作。
[0003]对于时钟信号引起的电磁干扰，扩频时钟发生器(SSCG)技术可以从时钟根源上进行降低电磁干扰问题，它也是成本最低且最易实现的一种技术。常见的是基于锁相环(PLL)结构调制，通过调制锁相环中的分频器分频比，实现对输出时钟进行展频。然而该按方案仅仅是限制了时钟信号的频率，一旦发生电磁干扰其幅度影响的干扰程度并没有发生变化。

技术实现思路

[0004]为了限制时钟信号频率，并对时钟信号进行相位调制以降低时钟信号在电子系统中的干扰发生概率以及干扰发生影响，本申请提供一种时钟信号扩频电路。
[0005]本申请提供的一种时钟信号扩频电路，采用如下的技术方案：一种时钟信号扩频电路，包括：调制频率控制子电路、调制幅度控制子电路、调制波形生成子电路和相位调制子电路，所述调制波形生成子电路分别与所述调制频率控制子电路、所述调制幅度控制子电路和所述相位调制子电路电连接；所述调制频率控制子电路用于将来自时钟信号源的原始时钟信号进行分频以得到分频时钟信号，并将所述分频时钟信号传递至所述调制波形生成子电路；所述调制幅度控制子电路用于根据来自外部电压源的原始电压信号生成第一调制幅度控制电压和第二调制幅度控制电压，并将所述第一调制幅度控制电压和所述第二调制幅度控制电压传送至所述调制波形生成子电路；所述调制波形生成子电路用于基于所述分频时钟信号、所述第一调制幅度控制电压和所述第二调制幅度控制电压生成具有目标波形的调制信号，并将所述调制信号传递至所述相位调制子电路；所述相位调制子电路用于基于所述调制信号对所述原始时钟信号进行相位延迟以生成扩频时钟信号。
[0006]上述技术方案中，调制频率控制子电路对原始时钟信号进行分频得到分频时钟信号，分频时钟信号的频率由用户指定；调制幅度控制子电路生成第一调制幅度控制电压和第二调制幅度控制电压；调制波形生成子电路输出的调制信号频率继承分频时钟信号的周期频率，调制信号的幅度继承第一调制幅度控制电压和第二调制幅度控制电压之间的电势差，而调制信号的波形则是根据调制波形生成子电路的电路部分对应生成的目标波形。相位调制子电路根据调制信号对原始时钟信号进行相位延迟，旨在改变原始时钟信号的频率和相位，实现整体的原始时钟信号的扩频，以生成扩频时钟信号。
[0007]可选的，所述调制频率控制子电路具有第一输入端和第一输出端，所述第一输入端与所述时钟信号源电连接，用以接收所述原始时钟信号，所述第一输出端与所述调制波形生成子电路电连接，用以向所述调制波形生成子电路传递所述分频时钟信号；所述调制幅度控制子电路具有第二输入端、第二输出端和第三输出端，所述第二输入端与所述外部电压源电连接以接收所述原始电压信号，所述第二输出端和所述第三输出端均与所述调制波形生成子电路电连接，用以向所述调制波形生成子电路分别传递所述第一调制幅度控制电压和所述第二调制幅度控制电压；所述调制波形生成子电路具有第三输入端、第四输入端、第五输入端、以及第四输出端，所述第三输入端、第四输入端、第五输入端分别与所述第一输出端、所述第二输出端和所述第三输出端电连接，所述第四输出端与所述相位调制子电路电连接，用以向所述相位调制子电路传送所述调制信号；所述相位调制子电路具有第六输入端、第七输入端以及第五输出端，所述第六输入端、第七输入端分别与所述时钟信号源、所述第四输出端电连接，所述第五输出端用以向外部目标电路输送所述扩频时钟信号。
[0008]通过采用上述技术方案，调制频率控制子电路将时钟信号源的原始时钟信号经过分频为分频时钟信号，随后通过第三输入端输入给调制波形生成子电路以控制目标波形的调制信号的频率；调制幅度控制子电路将外部电压源的原始电压信号分压为第一调制幅度控制电压和第二调制幅度控制电压并分别通过第四输入端和第五输入端输入到调制波形生成子电路以控制目标波形的调制信号的幅度。调制波形生成子电路根据调制频率控制子电路和调制幅度控制子电路的输出调整目标波形的调制信号，并通过第七输入端传输给相位调制子电路，以改变时钟信号源的原始时钟信号的频率和相位进而得到扩频时钟信号。
[0009]可选的，所述调制频率控制子电路包括分频组件，所述分频组件包括多个依序串联的D触发器，其中，位于首位的D触发器的输入接口用作第一输入端以接收所述原始时钟信号，分频组件中末位D触发器输出分频时钟信号。
[0010]通过采用上述技术方案，分频组件通过调整D触发器的数量实现对于分频数的改变，实现对于2的n次方分频，从而产生分频时钟信号。
[0011]可选的，所述频率调整子电路包括可编程分频器，所述可编程分频器的输入接口用作第一输入端以接收所述原始时钟信号，所述可编程分频器的输出接口用作所述第一输入端以输出所述分频时钟信号。
[0012]通过采用上述技术方案，通过对于可编程分频器的设置，实现对于分频数的设定，进而产生分频时钟信号。
[0013]可选的，所述调制幅度控制子电路设有电阻模组，所述电阻模组的一端用作所述第二输入端，以与所述外部电压源电连接，所述电阻模组的另一端接地，所述电阻模组包括多个依序串联的电阻且在预定的位置引出用作所述第二输出端和所述第三输出端的两个输出接口以分别输出所述第一调制幅度控制电压和所述第二调制幅度控制电压。
[0014]通过采用上述技术方案，通过电阻模组对外部电压源输出的原始电压信号进行分压，电阻模组的两个端口分别输出分压后的第一调制幅度控制电压和第二调制幅度控制电压，通常第一调制幅度控制电压是高于第二调制幅度控制电压。
[0015]可选的，所述调制波形生成子电路包括鉴频鉴相器、低通滤波器和压控振荡单元，
所述鉴频鉴相器具有鉴频鉴相输入接口、鉴频鉴相反馈接口和鉴频鉴相输出接口，低通滤波器具有低通输入接口和低通输出接口，压控振荡单元具有压控输入接口、第一开关接口、第二开关接口、反馈输入接口、反馈输出接口和调制输出接口；所述鉴频鉴相输入接口用作所述第五输入端以接收所述调制频率控制子电路传输的分频时钟信号， 所述鉴频鉴相反馈接口与所述压控振荡单元输出的反馈输出接口电连接以接收反馈信号，所述鉴频鉴相输出接口与所述低通输入接口电连接，用以根据所述分频时钟信号与所述反馈信号之间的相位差向所述低通滤波器输出对应的初步电压信号，所述低通输出接口与所述第一开关接口电连接，用以将低通滤波后的初步电压信号作为内部电压信号传输给所述压控振荡单元，使得压控振荡单元产生对应频率的中间信号，所述第二开关接口与所述第二输出端电连接以接收所述第一调制幅度控制电压，所述第三开关接口与所述第三输出端电连接以接收所述第二调制幅度控制电压，所述调制输出接口用作所述第四输出端，用以向所述相位调制子电路传送所述调制信号，所述反本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟信号扩频电路，其特征在于，包括：调制频率控制子电路、调制幅度控制子电路、调制波形生成子电路和相位调制子电路，所述调制波形生成子电路分别与所述调制频率控制子电路、所述调制幅度控制子电路和所述相位调制子电路电连接；所述调制频率控制子电路用于将来自时钟信号源的原始时钟信号进行分频以得到分频时钟信号，并将所述分频时钟信号传递至所述调制波形生成子电路；所述调制幅度控制子电路用于根据来自外部电压源的原始电压信号生成第一调制幅度控制电压和第二调制幅度控制电压，并将所述第一调制幅度控制电压和所述第二调制幅度控制电压传送至所述调制波形生成子电路；所述调制波形生成子电路用于基于所述分频时钟信号、所述第一调制幅度控制电压和所述第二调制幅度控制电压生成具有目标波形的调制信号，并将所述调制信号传递至所述相位调制子电路；所述相位调制子电路用于基于所述调制信号对所述原始时钟信号进行相位延迟以生成扩频时钟信号。2.根据权利要求1所述的时钟信号扩频电路，其特征在于，所述调制频率控制子电路具有第一输入端和第一输出端，所述第一输入端与所述时钟信号源电连接，用以接收所述原始时钟信号，所述第一输出端与所述调制波形生成子电路电连接，用以向所述调制波形生成子电路传递所述分频时钟信号；所述调制幅度控制子电路具有第二输入端、第二输出端和第三输出端，所述第二输入端与所述外部电压源电连接以接收所述原始电压信号，所述第二输出端和所述第三输出端均与所述调制波形生成子电路电连接，用以向所述调制波形生成子电路分别传递所述第一调制幅度控制电压和所述第二调制幅度控制电压；所述调制波形生成子电路具有第三输入端、第四输入端、第五输入端、以及第四输出端，所述第三输入端、第四输入端、第五输入端分别与所述第一输出端、所述第二输出端和所述第三输出端电连接，所述第四输出端与所述相位调制子电路电连接，用以向所述相位调制子电路传送所述调制信号；所述相位调制子电路具有第六输入端、第七输入端以及第五输出端，所述第六输入端、第七输入端分别与所述时钟信号源、所述第四输出端电连接，所述第五输出端用以向外部目标电路输送所述扩频时钟信号。3.根据权利要求1所述的时钟信号扩频电路，其特征在于，所述调制频率控制子电路包括分频组件，所述分频组件包括多个依序串联的D触发器，其中，位于首位的D触发器的输入接口用作所述第一输入端以接收所述原始时钟信号，位于末位的D触发器的输出接口用作所述第一输出端以输出所述分频时钟信号。4.根据权利要求1所述的时钟信号扩频电路，其特征在于，所述调制频率控制子电路包括可编程分频器，所述可编程分频器的输入接口用作所述第一输入端以接收所述输入原始时钟信号，所述可编程分频器的输出接口用作所述第一输出端以输出所述分频时钟信号。5.根据权利要求1
‑
4中任一项所述的时钟信号扩频电路，其特征在于，所述调制幅度控制子电路包括电阻模组，所述电阻模组的一端用作所述第二输入端，以与所述外部电压源电连接，所述电阻模组的另一端接地，所述电阻模组包括多个依序串联的电阻且在预定的位置引出用作所述第二输出端和所述第三输出端的两个输出接口以分别输出所述第一调
制幅度控制电压和所述第二调制幅度控制电压。6.根据权利要求2所述的时钟信号扩频电路，其特征在于，所述调制波形生成子电路包括鉴频鉴相器、低通滤波器和压控振荡单元，所述鉴频鉴相器具有鉴频鉴相输入接口、鉴频鉴相反馈接口和鉴频鉴相输出接口，低通滤波器具有低通输入接口和低通输出接口，压控振荡单元具有压控输入接口、第一开关接口、...

【专利技术属性】
技术研发人员：顾明，黄达良，马怀昌，方跃，
申请(专利权)人：上海锐星微电子科技有限公司，
类型：发明
国别省市：