一种半导体结构及其制备方法技术

本公开实施例提供了一种半导体结构及其制备方法，其中，半导体结构包括：中介基板；位于中介基板上的芯片堆叠体，芯片堆叠体包括位于底部的逻辑芯片及位于逻辑芯片上的至少一个第一芯片。第一封装化合物，第一封装化合物至少覆盖部分芯片堆叠体的侧壁，第一封装化合物至少包含第一侧壁，且至少部分第一侧壁相对于第一方向具有倾斜的表面，其中，第一方向为垂直于中介基板平面的方向。垂直于中介基板平面的方向。垂直于中介基板平面的方向。

【技术实现步骤摘要】
一种半导体结构及其制备方法


[0001]本公开涉及半导体制造领域，尤其涉及一种半导体结构及其制备方法。

技术介绍

[0002]随着半导体器件朝着小型化、高集成度及多功能化的方向发展，其在使用过程中呈现出的稳定性及可靠性的问题也引起了人们的广泛注意。半导体器件的制造过程作为形成半导体器件的必经阶段，其直接关系到最终形成的半导体器件在使用过程中稳定性和可靠性的表现情况。
[0003]然而，在目前的半导体器件的制造过程中，仍存在很多不足之处，如何对其进行优化成为现阶段亟需解决的技术问题。

技术实现思路

[0004]本公开实施例提供了一种半导体结构，所述半导体结构包括：
[0005]中介基板；
[0006]位于所述中介基板上的芯片堆叠体，所述芯片堆叠体包括位于底部的逻辑芯片及位于所述逻辑芯片上的至少一个第一芯片；
[0007]第一封装化合物，所述第一封装化合物至少覆盖部分所述芯片堆叠体的侧壁；所述第一封装化合物至少包含第一侧壁，且至少部分所述第一侧壁相对于第一方向具有倾斜的表面；其中，所述第一方向为垂直于所述中介基板平面的方向。
[0008]在一些实施例中，所述第一侧壁与所述第一方向之间具有第一夹角，所述第一夹角范围在5
°
至15
°
之间。
[0009]在一些实施例中，所述第一侧壁上设置有第一缓冲结构，所述第一缓冲结构包括条纹突起、条纹凹槽、凸点中的一种或其组合；其中，所述凸点的截面形状包括弧形、圆形、椭圆形或多边形中的至少一种或其组合。
[0010]在一些实施例中，所述第一封装化合物还包括第二侧壁，至少部分所述第二侧壁相对于所述第一方向具有倾斜的表面；其中，所述第二侧壁与所述第一方向之间具有第二夹角，所述第二夹角的范围在5
°
至15
°
之间。
[0011]在一些实施例中，所述第二侧壁上设置有第二缓冲结构，所述第二缓冲结构包括条纹突起、条纹凹槽、凸点中的一种或其组合；其中，所述凸点的截面形状包括弧形、圆形、椭圆形或多边形中的至少一种或其组合。
[0012]本公开实施例还提供了一种半导体结构的制备方法所述制备方法包括：
[0013]提供包含多个逻辑芯片的逻辑裸片或逻辑晶圆及多个第一芯片组，所述逻辑裸片或所述逻辑晶圆包括第一表面和与第一表面相对的第二表面，所述逻辑芯片在第一表面与所述第一芯片组对应键合；每个所述第一芯片组至少包含一个第一芯片；
[0014]形成至少覆盖所述第一芯片组的侧壁并填充相邻所述第一芯片组之间的间隙的第一封装化合物；
[0015]执行第一切割工艺，所述第一切割工艺在第一表面所在的一侧将相邻所述第一芯片组之间的所述第一封装化合物切断，以形成暴露出逻辑裸片或逻辑晶圆的第一切割槽；
[0016]提供切割框架，并将所述切割框架固定在所述第一芯片组远离所述逻辑芯片的一侧；
[0017]执行第二切割工艺，所述第二切割工艺在第二表面所在的一侧将所述逻辑裸片或所述逻辑晶圆切断，以形成多个第二切割槽，所述第二切割槽将所述逻辑裸片或所述逻辑晶圆分割为多个彼此分离的逻辑芯片，且所述第二切割槽在所述切割框架上的正投影落入所述第一切割槽在所述切割框架上的正投影限定的范围内；其中，每一所述逻辑芯片和与之对应键合在一起的所述第一芯片组共同构成芯片堆叠体。
[0018]在一些实施例中，提供包含多个逻辑芯片的逻辑裸片或逻辑晶圆，包括：
[0019]提供载片；
[0020]将包含多个逻辑芯片的逻辑裸片或所述逻辑晶圆固定在所述载片上；
[0021]在将所述切割框架固定在所述第一芯片组远离所述逻辑芯片的一侧之后，所述制备方法还包括：
[0022]将所述逻辑裸片或所述逻辑晶圆与所述载片进行分离，暴露出所述逻辑裸片或所述逻辑晶圆的第二表面。
[0023]在一些实施例中，执行所述第一切割工艺，包括：
[0024]采用激光切割工艺将相邻所述第一芯片组之间的所述第一封装化合物切断，以形成暴露出所述逻辑晶圆或逻辑裸片的第一切割槽；被所述第一切割槽暴露出的所述第一封装化合物包含第一侧壁和第二侧壁，且至少部分所述第一侧壁和/或所述第二侧壁相对于第一方向具有倾斜的表面；其中，所述第一方向为垂直于所述逻辑晶圆或逻辑裸片平面的方向。
[0025]在一些实施例中，在形成所述第一切割槽之后，所述制备方法还包括：
[0026]采用激光扫描工艺在所述第一侧壁上形成第一缓冲结构；和/或，采用激光扫描工艺在所述第二侧壁上形成第二缓冲结构；
[0027]其中，所述第一缓冲结构和/或所述第二缓冲结构包括条纹突起、条纹凹槽、凸点中的一种或其组合；其中，所述凸点的截面形状包括弧形、圆形、椭圆形或多边形中的至少一种或其组合。
[0028]在一些实施例中，在执行所述第二切割工艺之后，所述制备方法还包括：
[0029]提供中介基板；
[0030]将多个所述芯片堆叠体与所述中介基板进行键合；
[0031]形成第二封装化合物，所述第二封装化合物至少覆盖所述第一封装化合物的侧壁并填充相邻所述芯片堆叠体之间的间隙。
[0032]本公开实施例所提供的半导体结构及其制备方法，其中，所述半导体结构包括：中介基板；位于所述中介基板上的芯片堆叠体，所述芯片堆叠体包括位于底部的逻辑芯片及位于所述逻辑芯片上的至少一个第一芯片；第一封装化合物，所述第一封装化合物至少覆盖部分所述芯片堆叠体的侧壁；所述第一封装化合物至少包含第一侧壁，且至少部分所述第一侧壁相对于第一方向具有倾斜的表面；其中，所述第一方向为垂直于所述中介基板平面的方向。如此，在本公开实施例中，通过设置第一封装化合物具有倾斜的表面，使得当后
续在第一封装化合物的周围设置有其他封装化合物材料时，有利于增加两种封装化合物之间的接触面积以形成紧密配合的状态，从而增加半导体结构的稳定性，降低两种封装化合物之间产生开裂的风险。另外，在本公开实施例中，通过设置第一封装化合物具有倾斜的表面，增加了在该倾斜表面上设置缓冲结构的可操作性，缓冲结构的设置有利于进一步增加第一封装化合物和后续设置在第一封装化合物周围的其他封装化合物之间的接触面积，以形成更加紧密配合的状态，从而进一步增加半导体结构的稳定性，并进一步降低两种封装化合物之间产生开裂的风险。
[0033]本公开的一个或多个实施例的细节在下面的附图和描述中提出。本公开的其它特征和优点将从说明书、附图变得明显。
附图说明
[0034]为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0035]图1为本公开实施例提供的半导体结构的结构示意图；
[0036]图2为本公开实施例提供的第一侧壁和第二侧壁的结构示意图；其中，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，所述半导体结构包括：中介基板；位于所述中介基板上的芯片堆叠体，所述芯片堆叠体包括位于底部的逻辑芯片及位于所述逻辑芯片上的至少一个第一芯片；第一封装化合物，所述第一封装化合物至少覆盖部分所述芯片堆叠体的侧壁；所述第一封装化合物至少包含第一侧壁，且至少部分所述第一侧壁相对于第一方向具有倾斜的表面；其中，所述第一方向为垂直于所述中介基板平面的方向。2.根据权利要求1所述的半导体结构，其特征在于，所述第一侧壁与所述第一方向之间具有第一夹角，所述第一夹角范围在5
°
至15
°
之间。3.根据权利要求1
‑
2中任一项所述的半导体结构，其特征在于，所述第一侧壁上设置有第一缓冲结构，所述第一缓冲结构包括条纹突起、条纹凹槽、凸点中的一种或其组合；其中，所述凸点的截面形状包括弧形、圆形、椭圆形或多边形中的至少一种或其组合。4.根据权利要求1所述的半导体结构，其特征在于，所述第一封装化合物还包括第二侧壁，至少部分所述第二侧壁相对于所述第一方向具有倾斜的表面；其中，所述第二侧壁与所述第一方向之间具有第二夹角，所述第二夹角的范围在5
°
至15
°
之间。5.根据权利要求4所述的半导体结构，其特征在于，所述第二侧壁上设置有第二缓冲结构，所述第二缓冲结构包括条纹突起、条纹凹槽、凸点中的一种或其组合；其中，所述凸点的截面形状包括弧形、圆形、椭圆形或多边形中的至少一种或其组合。6.一种半导体结构的制备方法，其特征在于，所述制备方法包括：提供包含多个逻辑芯片的逻辑裸片或逻辑晶圆及多个第一芯片组，所述逻辑裸片或所述逻辑晶圆包括第一表面和与第一表面相对的第二表面，所述逻辑芯片在第一表面与所述第一芯片组对应键合；每个所述第一芯片组至少包含一个第一芯片；形成至少覆盖所述第一芯片组的侧壁并填充相邻所述第一芯片组之间的间隙的第一封装化合物；执行第一切割工艺，所述第一切割工艺在第一表面所在的一侧将相邻所述第一芯片组之间的所述第一封装化合物切断，以形成暴露出逻辑裸片或逻辑晶圆的第一切割槽；提供切割框架...

【专利技术属性】
技术研发人员：刘莹，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：