半导体结构和半导体结构的制备方法技术

本申请涉及半导体制造技术领域，提供一种半导体结构和半导体结构的制备方法。该半导体结构，包括衬底、电容结构、晶体管结构、多条位线和多条字线；电容结构设置在衬底上，晶体管结构设置在电容结构的远离衬底的一侧，晶体管结构的源极和漏极中的一者与电容结构电连接，晶体管结构的栅极与字线电连接，晶体管结构的源极和漏极中的另一者与位线电连接；相邻两条字线之间设置有字线隔离结构，相邻两条位线之间设置有位线隔离结构；字线隔离结构的宽度与位线隔离结构的宽度不相等。本申请能够提高半导体结构在制程中的稳定性，提升半导体结构的性能。性能。性能。

【技术实现步骤摘要】
半导体结构和半导体结构的制备方法


[0001]本申请涉及半导体制造
，尤其涉及一种半导体结构和半导体结构的制备方法。

技术介绍

[0002]动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。
[0003]DRAM包括多个重复的存储单元，每个存储单元均包括电容器和晶体管。TOC(Transistor on Capacitor)结构的DRAM是将晶体管设置在电容的上方，电容与衬底接触。DRAM还包括多条字线和多条位线，多条字线和多条位线均间隔排布，位线和字线的延伸方向相互交叉。
[0004]然而，上述TOC结构的DRAM在制程中的稳定性较差，影响半导体存储器的存储性能。

技术实现思路

[0005]本申请提供一种半导体结构和半导体结构的制备方法，能够有效提高半导体结构在制程中的稳定性，提升半导体结构的性能。
[0006]第一方面，本申请提供一种半导体结构，包括衬底、电容结构、晶体管结构、多条位线和多条字线；电容结构设置在衬底上，晶体管结构设置在电容结构的远离衬底的一侧，晶体管结构的源极和漏极中的一者与电容结构电连接，晶体管结构的栅极与字线电连接，晶体管结构的源极和漏极中的另一者与位线电连接；相邻两条字线之间设置有字线隔离结构，相邻两条位线之间设置有位线隔离结构；字线隔离结构的宽度与位线隔离结构的宽度不相等。
[0007]第二方面，本申请提供一种半导体结构的制备方法，包括：提供衬底；形成电容结构，电容结构位于衬底上；形成晶体管结构，晶体管结构位于电容结构上，晶体管结构的源极和漏极中的一者与电容结构电连接；形成多条字线和多条位线，字线与晶体管结构的栅极电连接，位线与晶体管结构的源极和漏极中的另一者电连接；其中，相邻两条字线之间设置有字线隔离结构，相邻两条位线之间设置有位线隔离结构；字线隔离结构的宽度与位线隔离结构的宽度不相等。
[0008]本申请提供的半导体结构和半导体结构的制备方法，通过将电容结构设置在衬底上，并将晶体管结构设置于电容结构的远离衬底一侧，可以有效减少晶体管的制备工艺难度，便于晶体管结构与字线和位线连接，从而更加符合电路连接的设计需求。通过将晶体管的源极和漏极中的一者与电容结构连接，栅极与字线连接，源极和漏极中的另一者与位线连接，实现半导体结构的信号存储和读取功能。通过设置字线隔离结构和位线隔离结构，可以保证字线和位线中信号传输的稳定性。通过将字线隔离结构和位线隔离结构的宽度设置为不相等，可以提高半导体结构在制程中的稳定性，提升半导体结构的性能。
[0009]本申请的构造以及它的其他专利技术目的及有益效果将会通过结合附图而对优选实施例的描述而更加明显易懂。
附图说明
[0010]图1为本申请实施例提供的半导体结构的俯视图；
[0011]图2为本申请实施例提供的一种半导体结构的截面图；
[0012]图3为本申请实施例提供的另一种半导体结构的截面图；
[0013]图4为图2中A部分的局部结构示意图；
[0014]图5为本申请实施例提供的半导体结构的制备方法的流程示意图；
[0015]图6为本申请实施例提供的半导体结构的提供衬底的截面图；
[0016]图7为本申请实施例提供的半导体结构的形成第一子沟槽的截面图；
[0017]图8为本申请实施例提供的半导体结构的第一子沟槽中填充绝缘介质层的截面图；
[0018]图9为本申请实施例提供的半导体结构的形成第二子沟槽的截面图；
[0019]图10为本申请实施例提供的半导体结构的第二子沟槽中填充绝缘介质层的截面图；
[0020]图11为本申请实施例提供的半导体结构的暴露第二延伸段的截面图；
[0021]图12为本申请实施例提供的半导体结构的形成支撑第二延伸段的支撑材料的截面图；
[0022]图13为本申请实施例提供的半导体结构的暴露沿第二方向延伸的部分绝缘介质层的截面图；
[0023]图14为本申请实施例提供的半导体结构的去除绝缘介质层的截面图；
[0024]图15为本申请实施例提供的半导体结构的掺杂第一延伸段的截面图；
[0025]图16为本申请实施例提供的半导体结构的形成第一导电层的截面图；
[0026]图17为本申请实施例提供的半导体结构的形成电容介质层的截面图；
[0027]图18为本申请实施例提供的半导体结构的形成第二导电层的截面图；
[0028]图19为本申请实施例提供的半导体结构的去除第一延伸段外周的支撑材料的截面图；
[0029]图20为本申请实施例提供的半导体结构的形成绝缘介质层的截面图；
[0030]图21为本申请实施例提供的半导体结构的去除部分绝缘介质层的截面图；
[0031]图22为本申请实施例提供的半导体结构的形成支撑第二延伸段的支撑材料的截面图；
[0032]图23为本申请实施例提供的半导体结构的去除部分第二延伸段的截面图；
[0033]图24为本申请实施例提供的半导体结构的形成栅极介质层的截面图；
[0034]图25为本申请实施例提供的半导体结构的形成字线的截面图；
[0035]图26为本申请实施例提供的半导体结构的形成字线隔离沟槽的截面图；
[0036]图27为本申请实施例提供的半导体结构的字线隔离沟槽中形成绝缘介质层的截面图；
[0037]图28为本申请实施例提供的半导体结构的去除掩膜层的截面图；
[0038]图29为本申请实施例提供的半导体结构的形成绝缘介质层的截面图；
[0039]图30为本申请实施例提供的半导体结构的形成位线沟槽的截面图；
[0040]图31为本申请实施例提供的半导体结构的形成位线的截面图。
具体实施方式
[0041]本申请的专利技术人在实际研究过程中发现，基于DRAM包括多个重复的存储单元，每个存储单元均包括电容器和晶体管。TOC结构的DRAM将晶体管设置在电容的上方，电容与衬底接触。在DRAM制程中，需要刻蚀在衬底中形成字线方向和位线方向的沟槽，并在沟槽中沉积材料层，以形成电容结构。然而，在形成字线方向沟槽和位线方向沟槽时，保留的衬底由于支撑性能较差，容易发生坍塌的问题，降低DRAM的稳定性，导致DRAM的存储性能受损。
[0042]有鉴于此，本申请实施例提供的半导体结构和半导体结构的制备方法，通过将电容结构设置在衬底上，并将晶体管结构设置于电容结构的远离衬底一侧，可以有效减少晶体管的制备工艺难度，便于晶体管结构与字线和位线连接，从而更加符合电路连接的设计需求。通过将晶体管的源极和漏极中的一者与电容结构连接，栅极与字线连接，源极和漏极中的另一者与位线连接，实现半导体结构的信号存储和读取功能。通过设置字线隔离结构和位线隔离结构，可以保证字线和位线中信号传输的稳定性。通过将字线隔离结构和位线隔本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括衬底、电容结构、晶体管结构、多条位线和多条字线；所述电容结构设置在所述衬底上，所述晶体管结构设置在所述电容结构的远离所述衬底的一侧，所述晶体管结构的源极和漏极中的一者与所述电容结构电连接，所述晶体管结构的栅极与所述字线电连接，所述晶体管结构的源极和漏极中的另一者与所述位线电连接；相邻两条所述字线之间设置有字线隔离结构，相邻两条所述位线之间设置有位线隔离结构；所述字线隔离结构的宽度与所述位线隔离结构的宽度不相等。2.根据权利要求1所述的半导体结构，其特征在于，所述字线隔离结构的宽度大于所述位线隔离结构的宽度。3.根据权利要求2所述的半导体结构，其特征在于，所述字线的宽度大于所述位线的宽度。4.根据权利要求3所述的半导体结构，其特征在于，所述字线的宽度比所述位线的宽度大1/3
‑
3/2。5.根据权利要求1所述的半导体结构，其特征在于，所述位线隔离结构的宽度大于所述字线隔离结构的宽度。6.根据权利要求5所述的半导体结构，其特征在于，所述位线的宽度大于所述字线的宽度。7.根据权利要求1
‑
6中任一项所述的半导体结构，其特征在于，所述衬底包括半导体层和衬底隔离结构，所述衬底隔离结构位于所述电容结构和至少部分所述半导体层之间。8.根据权利要求7所述的半导体结构，其特征在于，所述衬底包括第一半导体层，衬底隔离结构设置在所述第一半导体层和所述电容结构之间，所述电容结构与所述衬底隔离结构接触；所述衬底隔离结构包括层叠设置的第一掺杂层和第二掺杂层，所述第一掺杂层和所述第二掺杂层的掺杂类型不同。9.根据权利要求7所述的半导体结构，其特征在于，所述衬底包括第一半导体层和第二半导体层，所述第一半导体层层叠设置在所述第二半导体层上，所述第一半导体层和所述第二半导体层之间设置有衬底介质层，所述电容结构与所述第一半导体层接触；所述衬底介质层形成所述衬底隔离结构。10.根据权利要求1
‑
6中任一项所述的半导体结构，其特征在于，所述电容结构包括多个电容，多个所述电容呈阵列排布。11.根据权利要求10所述的半导体结构，其特征在于，所述晶体管结构包括多个晶体管，多个所述晶体管呈阵列排布；多个所述晶体管与多个所述电容一一对应设置。12.根据权利要求11所述的半导体结构，其特征在于，所述晶体管包括栅极和沿竖直方向延伸的半导体柱；自所述衬底向上的方向，所述半导体柱依次包括源极、沟道和漏极；所述栅极为环状结构，并环绕于所述...

【专利技术属性】
技术研发人员：邵光速，肖德元，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：