时钟定位方法、电路和装置制造方法及图纸

本申请涉及芯片时钟领域，尤其涉及一种时钟定位方法、电路和装置。一种时钟定位方法，该方法应用于控制寄存器，该方法包括：依次向调试总线发送各级选择信号，所述选择信号用于在所述调试总线中确定出各级的待测时钟信号，所述待测时钟信号由所述调试总线发送至时钟检测模块；接收所述时钟检测模块发送的时钟频率，根据所述时钟频率确定出目标时钟信号，所述时钟频率由所述时钟检测模块根据所述待测时钟信号确定。时钟信号确定。时钟信号确定。

【技术实现步骤摘要】
时钟定位方法、电路和装置


[0001]本申请涉及芯片时钟领域，尤其涉及一种时钟定位方法、电路和装置。

技术介绍

[0002]在集成电路芯片工作时，芯片内部各个子系统的运行等都需要时钟控制。如果时钟出现问题，就会导致芯片无法正常工作。芯片时钟问题往往定位非常困难，且电路设计复杂，开销较大。在相关技术中，无法针对问题时钟做到精准、有效、低成本的定位。

技术实现思路

[0003]本专利技术实施例提供了一种时钟定位方法、电路和装置，用于解决现有技术中无法精准定位问题时钟的问题。
[0004]第一方面，本专利技术实施例提供了一种时钟定位方法，所述方法应用于控制寄存器，所述方法包括：
[0005]依次向调试总线发送各级选择信号，所述选择信号用于在所述调试总线中确定出各级的待测时钟信号，所述待测时钟信号由所述调试总线发送至时钟检测模块；
[0006]接收所述时钟检测模块发送的时钟频率，根据所述时钟频率确定出目标时钟信号，所述时钟频率由所述时钟检测模块根据所述待测时钟信号确定。
[0007]可选的，所述选择信号用于在所述调试总线中确定出各级的待测时钟信号，包括：
[0008]当所述选择信号为首级选择信号时，将所述调试总线内全部首级时钟信号确定为所述待测时钟信号；
[0009]当所述选择信号为非首级选择信号时，根据所述时钟检测模块发送的上级待测时钟的信号频率，在所述调试总线中确定出本级的待测时钟信号。
[0010]可选的，所述根据所述时钟检测模块发送的上级待测时钟的信号频率，在所述调试总线中确定出本级的待测时钟信号，包括：
[0011]响应于时钟检测模块发送的上级待测时钟信号的时钟频率，根据对应的标准时钟频率从中确定出时钟频率出现误差的误差时钟信号；
[0012]将所述误差时钟信号中，下一级的全部时钟信号，确定为本级的待测时钟信号。
[0013]可选的，所述根据所述时钟频率确定出目标时钟信号，包括：
[0014]当所述时钟频率为末级待测时钟信号的时钟频率时，根据所述末级待测时钟信号的时钟频率确定出所述目标时钟信号。
[0015]可选的，所述接收所述时钟检测模块发送的时钟频率之前，所述方法还包括：
[0016]向所述时钟检测模块发送开始信号，所述开始信号用于指示所述时钟检测模块开始计算所述待测时钟信号的时钟频率。
[0017]第二方面，本专利技术实施例提供了一种时钟定位方法，所述方法应用于时钟检测模块，所述方法包括：
[0018]接收调试总线发送的各级待测时钟信号，计算各级所述待测时钟信号的时钟频
率；
[0019]将各级所述待测时钟信号的时钟频率输出至控制寄存器，用于所述控制寄存器确定目标时钟信号；
[0020]其中，所述待测时钟信号由所述调试总线根据所述控制寄存器发送的选择信号所发送。
[0021]可选的，所述计算各级所述待测时钟信号的时钟频率，包括：
[0022]响应于开始信号，分别控制参考时钟模块和待测时钟模块执行计数，所述参考时钟模块用于对参考时钟信号的上升沿进行计数，所述待测时钟模块用于对待测时钟信号的上升沿进行计数；
[0023]当所述待测时钟模块停止计数时，根据所述待测时钟模块的计数结果输出时钟频率；
[0024]其中，当所述参考时钟模块计数达到预设阈值时向所述待测时钟模块发送停止信号，所述停止信号用于指示所述待测时钟模块停止计数。
[0025]第三方面，本专利技术实施例提供了一种时钟定位电路，包括：
[0026]控制寄存器，输出端与调试总线和时钟检测模块的输入端相连接，输入端与时钟检测模块的输出端相连接，用于向调试总线发送各级选择信号，并根据时钟检测模块发送的待测时钟信号确定出目标时钟信号；
[0027]调试总线，输出端与所述时钟检测模块相连接，用于根据所述控制寄存器发送的选择信号，依次筛选出各级时钟信号中的待测时钟信号并输出至时钟检测模块；
[0028]时钟检测模块，用于计算所述调试总线发送的各级待测时钟信号的时钟频率，并输出至所述控制寄存器。
[0029]可选的，所述时钟检测模块，还包括：
[0030]参考时钟模块，输出端与待测时钟模块相连接，用于根据参考时钟信号执行计数，当所述参考时钟信号计数达到预设阈值时，向所述待测时钟模块发送停止信号；
[0031]待测时钟模块，用于对待测时钟执行计数，在接收到所述参考时钟模块发送的停止信号时，停止计数并输出时钟频率。
[0032]可选的，所述时钟检测模块，还包括：
[0033]参考时钟生成模块，输出端与所述参考时钟模块相连接，用于向所述参考时钟模块输出参考时钟信号。
[0034]可选的，所述时钟定位电路还包括：
[0035]所述参考时钟模块的输入端和所述待测时钟模块的输入端分别与所述控制寄存器相连接，用于在接收到所述控制寄存器发送的开始信号后执行计数。
[0036]第四方面，本专利技术实施例提供了一种电子设备，包括：
[0037]至少一个处理器；以及
[0038]与所述处理器通信连接的至少一个存储器，其中：
[0039]所述存储器存储有可被所述处理器执行的程序指令，所述处理器调用所述程序指令能够执行如第一方面或第二方面任一项所述的方法。
[0040]第五方面，本专利技术实施例提供了一种存储介质，其特征在于，所述存储介质包括存储的程序，其中，在所述程序运行时控制所述存储介质所在设备执行如第一方面或第二方
面任一项所述的方法。
[0041]通过上述方法，将芯片内部的时钟信号逐级选通出来，并通过时钟检测模块依次测量各级的待测时钟信号的时钟频率，实现对目标时钟信号的高精度定位。同时电路涉及简单，成本较低。
【附图说明】
[0042]为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0043]图1为本申请实施例提供的一种时钟定位电路的示意图；
[0044]图2为本申请实施例提供的一种时钟定位方法的流程图；
[0045]图3为本申请实施例提供的另一种时钟定位方法的流程图；
[0046]图4为本申请实施例提供的另一种时钟定位电路的示意图；
[0047]图5为本申请实施例提供的一种电子设备的结构示意图。
【具体实施方式】
[0048]为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。
[0049]应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
[0050]参见图1，为本专利技术实施例本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟定位方法，其特征在于，所述方法应用于控制寄存器，所述方法包括：依次向调试总线发送各级选择信号，所述选择信号用于在所述调试总线中确定出各级的待测时钟信号，所述待测时钟信号由所述调试总线发送至时钟检测模块；接收所述时钟检测模块发送的时钟频率，根据所述时钟频率确定出目标时钟信号，所述时钟频率由所述时钟检测模块根据所述待测时钟信号确定。2.根据权利要求1述的方法，其特征在于，所述选择信号用于在所述调试总线中确定出各级的待测时钟信号，包括：当所述选择信号为首级选择信号时，将所述调试总线内全部首级时钟信号确定为所述待测时钟信号；当所述选择信号为非首级选择信号时，根据所述时钟检测模块发送的上级待测时钟的信号频率，在所述调试总线中确定出本级的待测时钟信号。3.根据权利要求2述的方法，其特征在于，所述根据所述时钟检测模块发送的上级待测时钟的信号频率，在所述调试总线中确定出本级的待测时钟信号，包括：响应于时钟检测模块发送的上级待测时钟信号的时钟频率，根据对应的标准时钟频率从中确定出时钟频率出现误差的误差时钟信号；将所述误差时钟信号中，下一级的全部时钟信号，确定为本级的待测时钟信号。4.根据权利要求1述的方法，其特征在于，所述根据所述时钟频率确定出目标时钟信号，包括：当所述时钟频率为末级待测时钟信号的时钟频率时，根据所述末级待测时钟信号的时钟频率确定出所述目标时钟信号。5.根据权利要求1述的方法，其特征在于，所述接收所述时钟检测模块发送的时钟频率之前，所述方法还包括：向所述时钟检测模块发送开始信号，所述开始信号用于指示所述时钟检测模块开始计算所述待测时钟信号的时钟频率。6.一种时钟定位方法，其特征在于，所述方法应用于时钟检测模块，所述方法包括：接收调试总线发送的各级待测时钟信号，计算各级所述待测时钟信号的时钟频率；将各级所述待测时钟信号的时钟频率输出至控制寄存器，用于所述控制寄存器确定目标时钟信号；其中，所述待测时钟信号由所述调试总线根据所述控制寄存器发送的选择信号所发送。7.根据权利要求6所述的方法，其特征在于，所述计算各级所述待测时钟信号的时钟频率，包括：响应于开始信号，分别控制参考时钟模块和待测时钟模块执行计数，...

【专利技术属性】
技术研发人员：郑杰鸣，
申请(专利权)人：紫光展锐重庆科技有限公司，
类型：发明
国别省市：