一种自对准微沟槽结构及其制备方法技术

本发明专利技术涉及一种自对准微沟槽结构及其制备方法，微沟槽结构包括：具有相对的第一表面和第二表面的衬底，布置于衬底的第一表面的第一半导体；若干开设于第一半导体和衬底的栅极沟槽；覆盖栅极沟槽内表面的第一绝缘介质层以及布置在栅极沟槽内的第一导电层，与第一导电层绝缘隔离的第二导电层，其中，布置在若干栅极沟槽内的第一导电层以并行方式排列布置，第二导电层和第一半导体通过设置在栅极沟槽之间并与第一半导体对齐布置的金属电极接触孔来实现连接。本申请的微沟槽结构及其制备方法用于解决微沟槽结构的自对准及对准调整问题，适用于微沟槽栅IGBT，可通过自对准工艺和硬质掩膜工艺来制备自对准的微沟槽结构并提升器件的可制造性。件的可制造性。件的可制造性。

【技术实现步骤摘要】
一种自对准微沟槽结构及其制备方法


[0001]本专利技术涉及功率半导体
，尤其涉及微沟槽栅IGBT
，具体为一种自对准微沟槽结构及其制备方法。

技术介绍

[0002]绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor, IGBT）是一种典型的功率器件，是由双极型三极管（Bipolar Junction Transistor, BJT）和绝缘栅型场效应管（Metal Oxide Semiconductor, MOS）组成的复合全控型电压驱动式功率半导体器件，兼有金属
‑
氧化物半导体场效应晶体管（Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor, MOSFET）的高输入阻抗和电力晶体管（Giant Transistor, GTR）的低导通压降两方面的优点。
[0003]IGBT具有耐压高、导通压降低、易驱动、开关速度快等优点，在新能源发电、新能源汽车、输变电、轨道交通、工业控制等领域有着重要应用。在保持高IGBT工作电压、简单的门极驱动及短路保护措施、良好的开关可控性和安全工作区等方面优点的基础上，进一步提高IGBT的电流密度，增强IGBT电导调制效应以及实现更优的折中关系成为目前亟待解决的技术问题。
[0004]在现有技术中，例如，公告号为CN216389378U的专利公开有一种沟槽型功率器件。该方案针对的技术问题为：微沟槽栅IGBT的沟槽形状及沟槽深度会影响栅绝缘层在沟槽内的布置质量，尤其是侧壁与底部连接的过渡区以及弯折区，使得上述栅绝缘层的不均匀位置容易被击穿。该方案采用不易扩散的重离子作为掺杂离子，其能够提供浓度均匀且基本平坦的体区，使得体区可用于形成沟槽侧壁和底壁以降低栅绝缘层被击穿的风险。但该方案仅针对微沟槽的体区的掺杂特性进行改进而不涉及微沟槽结构的改进以及其制备方法的优化。再比如，公开号为CN102270660A的专利公开有一种位于基板上的沟槽型金属氧化物半导体场效应晶体管结构及其形成方法。其采用自对准接触物，可降低沟槽型金属氧化物半导体场效应晶体管的间距尺寸。该方案中的自对准接触物凭借刻蚀露出的硅表面区域来形成而无需使用光刻掩膜对准，但上述方案中的对于自对准接触物的调控灵活度不够，即无法实现对自对准接触物的布置位置以及尺寸的调控以适应更高集成度的微沟槽栅IGBT。
[0005]尤其是第七代微沟槽栅IGBT技术可基于高度集成的深沟槽以及更小的沟槽间距来降低芯片面积，并由此来提高IGBT的电流密度及功率密度。器件导通时，大量的少数载流子可存储在器件的漂移区中，可显著增强IGBT的电荷存储效应。另外，第七代微沟槽栅IGBT技术还能够有效地调节出最合适的电容比率，从而降低导通压降并极大地降低器件的通态损耗，进一步将导通压降和开关损耗的折中关系向原点推进以增强IGBT电导调制效应。
[0006]基于上述问题，现有技术在制备微沟槽栅IGBT的过程中，考虑结构设置或工艺改进以提升微沟槽结构的均匀性和一致性，或是通过制备方法步骤的改进来优化工艺流程。但上述方案的微沟槽结构以及制备方法改进较少涉及电极接触孔的对准布置，尤其是针对
集成度更高的微沟槽栅IGBT，现有技术方案的结构设置以及工艺流程难以实现金属电极接触孔的精细对准并对自对准微沟槽结构的布置位置以及尺寸进行灵活调控。因此，本申请旨在提供一种自对准微沟槽结构，用于实现适用于微沟槽栅IGBT的自对准结构以及自对准结构的精细调控，从而降低微沟槽栅IGBT的制备偏差以提升器件的一致性和均匀性。
[0007]此外，一方面由于对本领域技术人员的理解存在差异；另一方面由于专利技术人做出本专利技术时研究了大量文献和专利，但篇幅所限并未详细罗列所有的细节与内容，然而这绝非本专利技术不具备这些现有技术的特征，相反本专利技术已经具备现有技术的所有特征，而且申请人保留在
技术介绍
中增加相关现有技术之权利。

技术实现思路

[0008]针对现有技术的至少一部分不足之处，本申请提出了一种自对准微沟槽结构，适用于微沟槽栅IGBT，微沟槽结构包括：具有相对的第一表面和第二表面且被配置为第一导电类型的衬底；布置于衬底的第一表面且被配置为第二导电类型的第一半导体；开设于衬底和第一半导体内并以并行方式排列布置的若干栅极沟槽；至少覆盖栅极沟槽的内表面的第一绝缘介质层；布置于栅极沟槽内并被第一绝缘介质层包围的第一导电层；与第一导电层绝缘隔离的第二导电层；其中，第二导电层、第一半导体和第二半导体通过设置在栅极沟槽之间并与第一半导体对齐布置的金属电极接触孔来实现连接。
[0009]具体地，栅极沟槽按照从第一半导体远离衬底的一侧表面延伸至衬底内部的方式开设而成。第一绝缘介质层覆盖栅极沟槽的底面及侧面以及第一半导体远离衬底的一侧表面，使得布置于栅极沟槽内并被第一绝缘介质层包围。第二导电层布置于第一半导体远离衬底一侧，使得第二导电层至少通过第一绝缘介质层与第一导电层绝缘隔离。微沟槽结构在衬底和第一导电层内开设有若干间隔布置的栅极沟槽，使得布置于若干栅极沟槽内的第一导电层以并行方式排列。
[0010]本申请中，微沟槽结构通过以布置在栅极沟槽的第一导电层为栅极，以第二导电层为发射极并以衬底远离第二导电层的一侧为集电极的方式构成微沟槽栅IGBT的元胞。微沟槽栅IGBT技术的更新发展要求器件具有更高的集成度，集成度上升导致微沟槽栅IGBT的微沟槽单位的元胞尺寸减小，但其金属电极接触孔和栅极沟槽的距离十分接近，导致微沟槽间距进一步缩小，这对微沟槽结构的对准程度提出更高的要求。若金属电极接触孔的光刻对准过程出现偏差，会导致栅极和金属电极短路、阈值偏大等一系列问题；再叠加光刻工艺的对准漂移以及刻蚀工艺的负载效应，会进一步影响器件的一致性和均匀性，这对器件的可制造性提出挑战。
[0011]因此，为解决现有技术中难以实现金属电极接触孔的精细对准并对自对准微沟槽结构的布置位置以及尺寸进行灵活调控以适用于集成度更高的微沟槽栅IGBT的问题。
[0012]本申请的自对准微沟槽结构在工艺上可以与传统沟槽栅极结构制作方法兼容，尤其在微沟槽结构向着更窄、更小间距方向发展的情况下，自对准微沟槽结构制备工艺能精细控制金属电极接触孔的刻蚀位置，避免由于金属电极接触孔的制造偏差而导致的可靠性
问题。另外，该自对准微沟槽结构还能实现更小的元胞尺寸，更窄的空穴电流路径，提高电子注入效率，更好协调导通压降和开关损耗的折中关系，可通过减小微沟槽栅IGBT的元胞尺寸的方式降低对工艺平台的光刻精度要求。
[0013]具体地，本申请通过自对准工艺和硬质掩膜工艺来制备栅极沟槽以及位于栅极沟槽之间的金属电极接触孔。自对准工艺由栅极沟槽及第一绝缘介质层的制备过程以及金属电极接触孔的制备过程来实现。例如，根据栅极沟槽的间距以及第一绝缘介质层的厚度来对金属电极接触孔的布置位置以及宽度进行调控。硬质掩膜工艺则根据第一绝缘介质层和第二绝缘介质层相对第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种自对准微沟槽结构，适用于微沟槽栅IGBT，其特征在于，所述自对准微沟槽结构包括：具有相对的第一表面和第二表面且被配置为第一导电类型的衬底（100）；布置于所述衬底（100）的所述第一表面且被配置为第二导电类型的第一半导体（101）；开设于所述衬底（100）和所述第一半导体（101）内并以并行方式排列布置的若干栅极沟槽（104）；至少覆盖所述栅极沟槽（104）的内表面的第一绝缘介质层（301）；布置于所述栅极沟槽（104）内并被所述第一绝缘介质层（301）包围的第一导电层（401）；与所述第一导电层（401）绝缘隔离的第二导电层（601）；其中，所述第二导电层（601）、所述第一半导体（101）和第二半导体（102）通过设置在所述栅极沟槽（104）之间并与所述第一半导体（101）对齐布置的金属电极接触孔（501）来实现连接。2.根据权利要求1所述的自对准微沟槽结构，其特征在于，所述金属电极接触孔（501）与布置在所述栅极沟槽（104）之间的所述第一半导体（101）对齐布置，使得所述金属电极接触孔（501）相对所述第一半导体（101）的对齐位置以及所述金属电极接触孔（501）的宽度是根据所述栅极沟槽（104）的间距、宽度以及所述第一绝缘介质层（301）的厚度来设置的。3.根据权利要求1或2所述的自对准微沟槽结构，其特征在于，所述金属电极接触孔（501）按照被所述第二半导体（102）包围并被第三半导体（103）填充至少局部区域的方式进行设置，其中，所述第二半导体（102）被设置为相比于衬底（100）掺杂浓度更高的第一导电类型，所述第三半导体（103）被设置为与所述第一半导体（101）相同的第二导电类型。4.根据权利要求3所述的自对准微沟槽结构，其特征在于，所述第二导电层（601）在所述栅极沟槽（104）之间具有朝向所述金属电极接触孔（501）延伸的凸出部，其中，所述凸出部被所述第二半导体（102）包围并通过填充在所述金属电极接触孔（501）靠近所述第一半导体（101）位置的所述第三半导体（103）与所述第一半导体（101）连接。5.根据权利要求1或2所述的自对准微沟槽结构，其特征在于，覆盖所述第一导电层（401）上端面的所述第一绝缘介质层（301）和所述第二导电层（601）之间设置有第二绝缘介质层（302），其中，所述第二绝缘介质层（302）与所述第一绝缘介质层（301）构成所述第二半导体（102）的...

【专利技术属性】
技术研发人员：马克强，王思亮，杨柯，李睿，刘粮恺，胡敏，向奕，
申请(专利权)人：成都森未科技有限公司，
类型：发明
国别省市：