一种快速检查stub测试孔的方法、装置及可读介质制造方法及图纸

本发明专利技术公开了一种快速检查stub测试孔的方法、装置及可读介质，该快速检查stub测试孔的方法，基于Cadence软件，包括以下步骤：将PCB原文件另存，构建PCB检查文件，PCB检查文件的版本格式与PCB原文件的版本格式一致；通过Cadence软件的Testprep Manual命令删除PCB检查文件中stub测试孔的测试属性，将其转换成普通的stub过孔；通过Cadence软件的Dangling Vias命令以报表的形式筛选出stub过孔，并根据筛选出的stub过孔确认PCB原文件中的stub测试孔。本发明专利技术通过软件检查的准确率和工作效率与人工整版检查相比提升了许多，且操作简单、步骤少。骤少。骤少。

【技术实现步骤摘要】
一种快速检查stub测试孔的方法、装置及可读介质


[0001]本专利技术涉及PCB Layout设计
，具体的说，是涉及一种快速检查stub测试孔的方法、装置及可读介质。

技术介绍

[0002]在平常的PCB Layout设计中，制版厂为了快速的检测电路板中线路的开短路、不良线路、元器件的缺件、错件、元器件的缺陷、焊接不良等，会要求Layout工程师设计时在一些信号上加上ICT测试点，这类测试点有的是表贴的也有一些是加在过孔上的。
[0003]测试点的引入虽然方便了板厂进行PCBA检测，但也给设计带来了风险。因为PCB Layout设计不是一次就完成的，中途伴随方案更改，线路也要进行相应的调整，以I2C信号为例，后期由于拓扑的更改，走线方式发生了改变，Layout工程师由于某种原因没有及时将更改前的错误线路上删除干净，如果这样直接生产的话，这个信号就会带有很长的stub，这个stub对板子的检测虽然没有影响，但是会影响信号的质量，造成信号传输出错，设备调试不通，故stub测试孔的后期检查是很重要的。
[0004]目前，Cadence软件仅仅是提供了Dangling Vias的检查，Dangling Vias主要是用来检测PCB中多余的过孔，即stub过孔，这些stub过孔如果不删除不仅会影响制版效率，增加无用的钻孔，还会形成信号的stub，造成天线效应，严重影响信号质量，使数据丢包，设备无法正常使用。
[0005]但是，当stub过孔加上测试属性后Cadence软件会默认这个一个正常的Via过孔，从而在Dangling Vias的报表上无法报出此类stub测试孔。由于软件无法及时排查，为了保证设计质量只能去依靠人工将所有测试点都点亮，然后一个过孔一个过孔的整版去检查，这显然是不太现实的，因为需要测试点的一般都是上万PIN的大规模项目，采用人工方式去一个个检查，费时费力没有效率，严重耽误项目进展，还存在人为因素导致检查不到位或是遗漏的情况。

技术实现思路

[0006]为了克服现有技术中采用人工方式去检查stub测试孔存在费时费力，严重耽误项目进展，还存在人为因素导致检查不到位或是遗漏的问题，本专利技术提供了一种快速检查stub测试孔的方法、装置及可读介质。
[0007]本专利技术技术方案如下所述：第一方面，本专利技术提供一种快速检查stub测试孔的方法，基于Cadence软件，包括以下步骤：步骤S1、将PCB原文件另存，构建PCB检查文件，PCB检查文件的版本格式与PCB原文件的版本格式一致；步骤S2、通过Cadence软件的Testprep Manual命令删除PCB检查文件中stub测试孔的测试属性，将其转换成普通的stub过孔；
步骤S3、通过Cadence软件的Dangling Vias命令以报表的形式筛选出stub过孔，并根据筛选出的stub过孔确认PCB原文件中的stub测试孔。
[0008]根据上述方案的快速检查stub测试孔的方法，在步骤S1中，通过Cadence软件的File
‑
Save AS命令另存PCB原文件，构建PCB检查文件。
[0009]根据上述方案的快速检查stub测试孔的方法，PCB原文件和PCB检查文件的格式均为brd格式。
[0010]根据上述方案的快速检查stub测试孔的方法，在步骤S1中，构建完PCB检查文件后，关掉对PCB检查文件的动态铜皮和DRC检查。
[0011]根据上述方案的快速检查stub测试孔的方法，在步骤S1中，通过Cadence软件的Status命令关掉对PCB检查文件的动态铜皮和DRC检查。
[0012]根据上述方案的快速检查stub测试孔的方法，步骤S2包括以下子步骤：步骤S201、打开Testprep Manual命令；步骤S202、勾选显示界面的Delet选项；步骤S203、框选PCB检查文件的所有内容。
[0013]根据上述方案的快速检查stub测试孔的方法，在步骤S3中，确认PCB原文件中的stub测试孔后，将其删除。
[0014]第二方面，本专利技术提供一种快速检查stub测试孔的装置，包括：至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行上述的快速检查stub测试孔的方法。
[0015]第三方面，本专利技术提供一种计算机可读介质，存储有计算机可执行指令，所述计算机可执行指令用于执行上述的快速检查stub测试孔的方法。
[0016]根据上述方案的本专利技术，其有益效果在于：本专利技术提供的快速检查stub测试孔的方法，基于Cadence软件，通过另存一个PCB检查文件，并将PCB检查文件中带测试属性的stub测试孔转换成可被Dangling Vias筛选出的不带测试属性的stub过孔，从而根据筛选的stub过孔确认PCB原文件中的stub测试孔，确认后在PCB原文件中将其删除即可，这样通过软件检查的准确率和工作效率与人工整版检查相比提升了许多，且操作简单、步骤少。
附图说明
[0017]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0018]图1为本专利技术中快速检查stub测试孔的方法的流程示意图；图2为图1中步骤S2的具体流程示意图。
实施方式
[0019]为了使本专利技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时声明，以下所描述的实施例仅用于解释本专利技术，并不用于限定本专利技术。
[0020]需要说明的是，本专利技术的说明书和权利要求书中的术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0021]Cadence软件是一款专业的PCB设计软件，主要用于PCB设计布线，为当前高速、高密度、多层的复杂PCB设计布线提供了最完美解决方案。功能包括：原理图输入、生成、模拟数字/混合电路仿真，fpga设计，pcb编辑和自动布局布线mcm电路设计、高速pcb版图的设计仿真等等。
[0022]请参考图1，本实施例提供一种快速检查stub测试孔的方法，基于Cadence软件，包括以下步骤：步骤S1、将PCB原文件另存，构建PCB检查文件。
[0023]具体的，通过Cadence软件的File本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种快速检查stub测试孔的方法，基于Cadence软件，其特征在于，包括以下步骤：步骤S1、将PCB原文件另存，构建PCB检查文件，PCB检查文件的版本格式与PCB原文件的版本格式一致；步骤S2、通过Cadence软件的Testprep Manual命令删除PCB检查文件中stub测试孔的测试属性，将其转换成普通的stub过孔；步骤S3、通过Cadence软件的Dangling Vias命令以报表的形式筛选出stub过孔，并根据筛选出的stub过孔确认PCB原文件中的stub测试孔。2.根据权利要求1所述的快速检查stub测试孔的方法，其特征在于，在步骤S1中，通过Cadence软件的File
‑
Save AS命令另存PCB原文件，构建PCB检查文件。3.根据权利要求1所述的快速检查stub测试孔的方法，其特征在于，PCB原文件和PCB检查文件的格式均为brd格式。4.根据权利要求1所述的快速检查stub测试孔的方法，其特征在于，在步骤S1中，构建完PCB检查文件后，关掉对PCB检查文件的动态铜皮和DRC检查。5.根据权利要求...

【专利技术属性】
技术研发人员：相宇，王灿钟，
申请(专利权)人：深圳市一博科技股份有限公司，
类型：发明
国别省市：