比较器电路制造技术

本申请公开了一种比较器电路，包括折叠共源共栅输入级电路、电流镜电路、栅偏置电路、Class AB浮动偏置电路、推挽共源输出级电路以及钳位电路，钳位电路分别与电流镜电路的第一节点、折叠共源共栅输入级电路的第二节点以及所述推挽共源输出级电路连接，用于根据所述推挽共源输出级电路的输出反馈调节所述第一节点和所述第二节点的电位，可以使得折叠共源共栅输入级电路、电流镜电路以及推挽共源输出级电路中的MOS器件始终工作于饱和区，从而大大提高电路的整体的响应速度。提高电路的整体的响应速度。提高电路的整体的响应速度。

【技术实现步骤摘要】
比较器电路


[0001]本专利技术涉及集成电路
，更具体地，涉及一种比较器电路。

技术介绍

[0002]运算放大器是能把输入信号的电压或功率放大的器件，广泛应用于通信、PC、消费、汽车和工业等领域。
[0003]图1示出了根据现有技术的运算放大器的电路示意图。运算放大器又可以分为单级运放、二级运放、多级运放等。当图1的运算放大器100用作比较器时，由于正端输入信号Inp和负端输入信号Inn之间的差别较大，会导致节点A的电压上升到正电源电压Vdd附近，或者导致节点B的电压下降到负电源电压Vss附近，继而导致PMOS管MP4或NMOS管MN2进入线性区。同时，正端输入信号Inp和负端输入信号Inn之间的差分也会导致输出端在正负电源之间摆动，继而导致PMOS输出管MP12或NMOS输出管MN10进入线性区。因此，当差分输入信号Inp和Inn不断变化反转时，上述的四个MOS器件会不断地在饱和区和线性区之间来回转换，继而影响整个电路的响应速度。
[0004]因此，需要对现有技术的运算放大器进行改进，以提高其用作比较器时的响应速度。

技术实现思路

[0005]有鉴于此，本专利技术的目的在于提供一种比较器电路，可以提高整体电路的响应速度。
[0006]根据本专利技术实施例，提供了一种比较器电路，包括：折叠共源共栅输入级电路，接收输入的正端输入信号及负端输入信号；电流镜电路，与所述折叠共源共栅输入级电路连接；栅偏置电路，分别与所述电流镜电路和所述折叠共源共栅输入级电路连接于第一节点和第二节点；Class AB浮动偏置电路，与所述栅偏置电路连接；以及推挽共源输出级电路，与所述Class AB浮动偏置电路连接，实现轨到轨输出；以及钳位电路，与所述第一节点、第二节点以及所述推挽共源输出级电路连接，用于根据所述推挽共源输出级电路的输出反馈调节所述第一节点和所述第二节点的电位。
[0007]可选的，所述折叠共源共栅输入级电路包括：第一电流源、第一和第二PMOS管以及第一至第四NMOS管，所述第一电流源的第一端与正电源电压连接；第一PMOS管和第二PMOS管的第一电流端与所述第一电流源的第二端连接；所述第一PMOS管的控制端连接所述正端输入信号，所述第二PMOS管的控制端连接所述负端输入信号；第一NMOS管和第二NMOS管的第一电流端分别与第二PMOS管的第二电流端及第一PMOS管的第二电流端连接；所述第一NMOS管和所述第二NMOS管的第二电流端与负电源电压连接；所述第一NMOS管和所述第二NMOS管的控制端与第三NMOS管的第一电流端连接；第三NMOS管的第二电流端与所述第一NMOS管的第一电流端连接；第四NMOS管的第二电流端与所述第二NMOS管的第一电流端连接；所述第三NMOS管和所述第四NMOS管的控制端与第一偏置电压连接；所述第三NMOS管和
所述第四NMOS管的第一电流端分别用于折叠共源共栅信号输出。
[0008]可选的，所述电流镜电路包括：第三至第六PMOS管，第三PMOS管和第四PMOS管的第一电流端与所述正电源电压连接；所述第三PMOS管和所述第四PMOS管的控制端与第二偏置电压连接；所述第三PMOS管的第二电流端与第五PMOS管的第一电流端连接；所述第四PMOS管的第二电流端与第六PMOS管的第一电流端连接；所述第五PMOS管和所述第六PMOS管的控制端与第三偏置电压连接；所述第五PMOS管的第二电流端作为所述电流镜电路的信号输入与所述第三NMOS管的第一电流端连接；所述第六PMOS管的第二电流端作为所述电流镜电路的信号输出。
[0009]可选的，所述栅偏置电路包括：第五NMOS管、第六NMOS管、第七PMOS管和第八PMOS管，所述第五NMOS管的第一电流端与所述第六PMOS管的第二电流端连接；所述第五NMOS管的第二电流端与所述第四NMOS管的第一电流端连接；所述第五NMOS管的控制端与所述Class AB浮动偏置电路连接，以向所述Class AB浮动偏置电路提供NMOS栅偏置信号；所述第七PMOS管的第一电流端与所述第四和第六PMOS管之间的所述第一节点连接；所述第七PMOS管的控制端与所述第三偏置电压连接；所述第七PMOS管的第二电流端与所述第八PMOS管的第一电流端连接；所述第八PMOS管的控制端与所述Class AB浮动偏置电路连接，以向所述Class AB浮动偏置电路提供PMOS栅偏置信号；所述第八PMOS管的第二电流端与所述第六NMOS管的第一电流端连接；所述第六NMOS管的控制端与所述第一偏置电压连接；所述第六NMOS管的第二电流端与所述第二和第四NMOS管之间的所述第二节点连接。
[0010]可选的，所述Class AB浮动偏置电路包括：第二电流源、第三电流源、第七至第九NMOS管以及第九至第十一PMOS管，所述第二电流源的第一端与所述正电源电压连接；第七NMOS管的第一电流端和控制端与所述第二电流源的第二端连接；所述第七NMOS管的第二电流端与第八NMOS管的第一电流端和控制端连接；所述第八NMOS管的第二电流端与所述负电源电压连接；第九NMOS管的第一电流端与所述第六PMOS管的第二电流端连接于第三节点；所述第九NMOS管的第二电流端与所述第六NMOS管的第一电流端连接于第四节点；所述第九NMOS管的控制端与所述第五NMOS管的控制端以及所述第二电流源的第二端连接；第十PMOS管的第一电流端与所述正电源电压连接；所述第十PMOS管的第二电流端和控制端与第十一PMOS管的第一电流端连接；所述第十一PMOS管的第二电流端与所述第三电流源的第一端连接；所述第三电流源的第二端与所述负电源电压连接；第九PMOS管的第一电流端与所述第三节点连接；所述第九PMOS管的第二电流端与所述第四节点连接；所述第九PMOS管的控制端与所述第八PMOS管的控制端以及所述第三电流源的第一端连接。
[0011]可选的，所述推挽共源输出级电路包括：第十二PMOS管和第十NMOS管，所述第十二PMOS管的第一电流端与所述正电源电压连接；所述第十二PMOS管的第二电流端与所述第十NMOS管的第一电流端连接；所述第十NMOS管的第二电流端与所述负电源电压连接；所述第十二PMOS管的控制端与所述第三节点连接，以接收PMOS输出管控制信号；所述第十NMOS管的控制端与所述第四节点连接，以接收NMOS输出管控制信号；所述第十二PMOS管和所述第十NMOS管的中间节点作为所述推挽共源输出级电路的输出。
[0012]可选的，所述钳位电路包括：第十一NMOS管和第十三PMOS管，所述第十一NMOS管的第一电流端与所述第一节点连接；所述第十一NMOS管的第二电流端与所述推挽共源输出级电路的输出连接；所述第十一NMOS管的控制端与第四偏置电压连接；所述第十三PMOS管的
第一电流端与所述推挽共源输出级电路的输出连接；所述第十三PMOS管的第二电流端与所述第二节点连接；所述第十三PMOS管的控制端与第五偏置电压连接。
[0013]综上所述，本专利技术实施例的比较器电路包括折叠共源共栅输本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种比较器电路，包括：折叠共源共栅输入级电路，接收输入的正端输入信号及负端输入信号；电流镜电路，与所述折叠共源共栅输入级电路连接；栅偏置电路，分别与所述电流镜电路和所述折叠共源共栅输入级电路连接于第一节点和第二节点；Class AB浮动偏置电路，与所述栅偏置电路连接；以及推挽共源输出级电路，与所述Class AB浮动偏置电路连接，实现轨到轨输出；以及钳位电路，与所述第一节点、第二节点以及所述推挽共源输出级电路连接，用于根据所述推挽共源输出级电路的输出反馈调节所述第一节点和所述第二节点的电位。2.根据权利要求1所述的比较器电路，其中，所述折叠共源共栅输入级电路包括：第一电流源、第一和第二PMOS管以及第一至第四NMOS管，所述第一电流源的第一端与正电源电压连接；第一PMOS管和第二PMOS管的第一电流端与所述第一电流源的第二端连接；所述第一PMOS管的控制端连接所述正端输入信号，所述第二PMOS管的控制端连接所述负端输入信号；第一NMOS管和第二NMOS管的第一电流端分别与第二PMOS管的第二电流端及第一PMOS管的第二电流端连接；所述第一NMOS管和所述第二NMOS管的第二电流端与负电源电压连接；所述第一NMOS管和所述第二NMOS管的控制端与第三NMOS管的第一电流端连接；第三NMOS管的第二电流端与所述第一NMOS管的第一电流端连接；第四NMOS管的第二电流端与所述第二NMOS管的第一电流端连接；所述第三NMOS管和所述第四NMOS管的控制端与第一偏置电压连接；所述第三NMOS管和所述第四NMOS管的第一电流端分别用于折叠共源共栅信号输出。3.根据权利要求2所述的比较器电路，其中，所述电流镜电路包括：第三至第六PMOS管，第三PMOS管和第四PMOS管的第一电流端与所述正电源电压连接；所述第三PMOS管和所述第四PMOS管的控制端与第二偏置电压连接；所述第三PMOS管的第二电流端与第五PMOS管的第一电流端连接；所述第四PMOS管的第二电流端与第六PMOS管的第一电流端连接；所述第五PMOS管和所述第六PMOS管的控制端与第三偏置电压连接；所述第五PMOS管的第二电流端作为所述电流镜电路的信号输入与所述第三NMOS管的第一电流端连接；所述第六PMOS管的第二电流端作为所述电流镜电路的信号输出。4.根据权利要求3所述的比较器电路，其中，所述栅偏置电路包括：第五NMOS管、第六NMOS管、第七PMOS管和第八PMOS管，所述第五NMOS管的第一电流端与所述第六PMOS管的第二电流端连接；所述第五NMOS管的第二电流端与所述第四NMOS管的第一电流端连接；所述第五NMOS管的控制端与所述Class AB浮动偏置电路连接，以向所述Class AB浮动偏置电路提供NMOS栅偏置信号；所述第七PMOS管的第一电流端与所述第四和第六PMOS管之间的所述第一节点连接；
所述第七PMOS管...

【专利技术属性】
技术研发人员：孙德臣，
申请(专利权)人：圣邦微电子北京股份有限公司，
类型：发明
国别省市：