一种折叠共源共栅运算放大器制造技术

本发明专利技术涉及模拟集成电路领域，特别涉及一种折叠共源共栅(Folded Casecode)运算放大器。本发明专利技术基于现有超级Class

【技术实现步骤摘要】
一种折叠共源共栅运算放大器


[0001]本专利技术涉及模拟集成电路领域，特别涉及一种折叠共源共栅(Folded Casecode)运算放大器。

技术介绍

[0002]运算放大器可以将输入的模拟小信号进行放大，在模拟电路中扮演着不可或缺的角色，折叠共源共栅运算放大器又是各种类型的运算放大器中使用频率非常高的一种，其具有输入信号摆幅大，单级增益高等优点，常常被用于单级放大电路或者多级放大电路的输入级。随着现代电子系统的工艺不断升级，电压不断降低，折叠共源共栅运算放大器的优点使其在电路中的使用频率变得越来越高，不管是在消费电子领域，还是在汽车电子领域，折叠共源共栅运算放大器都十分重要。随着SOC(系统级芯片)技术的成熟，越来越多的电路集成在一块芯片上，这就对运算放大器的面积提出了更高要求，且由于便携式设备的普及，系统的功耗也成为设计的重要指标，我们希望能够在保证性能的同时尽可能降低功耗和芯片的面积，所以降低运算放大器的功耗和面积具有现实意义和应用价值。
[0003]在传统折叠共源共栅运算放大器中，高性能就意味着较高的功耗与较大的面积，较低的功耗会导致其带负载能力变小，且能够工作的频率也更低。要想在功耗较小的情况下提高电路性能，只能不断增加电路的尺寸，导致整体设计的面积变得不可接受。目前折叠共源共栅运算放大器电路中通常会采用额外的技术来提升电路性能。例如，循环折叠共源共栅放大电路(Recycling Folded Cascode)技术，翻转电平跟随器(Flipped Voltage Followers)技术，局部共模反馈电路(Local Common
‑
mode Feedback)技术和静态浮栅(Quasi
‑
Floating Gate)技术等，这些技术使传统的折叠共源共栅运算放大器工作在Class AB的状态，提高了电流的利用效率，增大电路的等效跨导和有效减小了芯片面积，从而提升了电路的性能。
[0004]但是这些方法均需要对电路引入额外的电流镜反馈模块，比如循环折叠共源共栅放大电路模块，局部共模反馈电路模块和静态浮栅电路等模块，新电流镜的引入增加了电路的零极点对，导致电路的稳定性和带宽受到影响，且由于其多了两路反馈通路，使得电路功耗也有所提升，在电路设计上也变得复杂。
[0005]在现有技术的超级Class
‑
AB循环折叠共源共栅放大电路中(对应图1)，输入参考电流Iref通过M1C和M2C镜像复制到输入管M1A、M1B和M2A、M2B当中，在输入管M1A、M1B和M2A、M2B中，流经M1B和M2B的电流又通过局部共模反馈电路(由R1、R2和M3C、M3B，M4C、M4B组成)反馈至M3A和M4A中，以此来构成Class
‑
AB类放大电路。最终电流通过M5至M10折叠到输出节点V
out
进行输出。
[0006]超级Class
‑
AB循环折叠共源共栅放大电路相比于传统电路，增加了两条反馈回路，一条是M1C、M2C和输入管M1A、M1B，M2A、M2B。在输入共模信号时，该电路不提供增益，但在差模信号输入时，该电路会提高输入管M1A、M1B和M2A、M2B的栅源电压V
GS
，使等效输入跨导扩大两倍；另一条是R1，R2和M3C、M3B，M4C、M4B反馈至M3A和M4A的共模反馈回路，通过该
局部共模反馈电路提升的跨导为1+g
m3A
*R，g
m3A
为MOS管M3A的跨导，R为电阻R1的阻值。两个结构的应用使超级Class
‑
AB循环折叠共源共栅放大电路能够有效的提升电路整体的跨导，从而提升电路的增益以及增益带宽积(GBW)。然而，当M3A与M3B的比值较小时，支路M1B、M3C、M3B和支路M2B、M4C、M4B会消耗较大的静态电流，从而增加电路整体功耗，降低电路的电流利用效率；当M3A与M3B的比值较大时，得到大的增益就需要十分巨大的电阻R，这会显著提高电路的面积，且较大的R也会增加折叠点的等效阻抗，降低次主极点的频率，从而降低电路的相位裕度，影响电路性能。

技术实现思路

[0007]针对上述存在的问题或不足，为解决现有折叠共源共栅放大电路电流利用效率低的问题本专利技术提供了一种新的折叠共源共栅(Folded Casecode)运算放大器。
[0008]一种折叠共源共栅运算放大器，包括：第一段翻转电平跟随共模反馈电路和第二段折叠共源共栅放大电路。
[0009]所述第一段翻转电平跟随共模反馈电路(如图2所示)，包括PMOS管M1b、M2b、M3、M4、M5、M6，和两个电流源Iref1、Iref2。其中，M4和M3，M6和M5，M2b和M1b，Iref2和Iref1，分别完全相同。
[0010]M3的栅极和M1b的漏极相连接，M3的源极连接到VDD，M3的漏极接M1b的源极。M1b的栅极与输入差分信号IN+相连，M1b的漏极接至M5的源极；M1b的源极接M3的漏极，同时M1b的源极构成反馈节点FS
‑
。M5的源极接至M1b的漏极；M5的栅极与漏极短接，并与电流源Iref1相连，同时M5的栅极也作为反馈节点FB
‑
。
[0011]以M4替换M3，M6替换M5，M2b替换M1b，Iref2替换Iref1，IN
‑
替换IN+，FB+替换FB
‑
构建另一支路，具体有：
[0012]M4的栅极和M2b的漏极相连接，M4的源极连接到VDD，M4的漏极接M2b的源极。M2b的栅极与输入差分信号IN
‑
相连，M2b的漏极接至M6的源极；M2b的源极接M4的漏极，同时M2b的源极构成反馈节点FS+。M6的源极接至M2b的漏极；M6的栅极与漏极短接，并与电流源Iref2相连，同时M6的栅极也作为反馈节点FB+。
[0013]第一段翻转电平跟随共模反馈电路其功能是引入参考电流Iref，并将引入的参考电流Iref复制至第二段输入管M1a和M2a的两条电流支路；其中，第二段输入管M1a和M2a的两条电流支路各自连接到对应的电流源负载管M7和M8上。第一段翻转电平跟随共模反馈电路还会获取输入信号，并将输入信号通过第一段翻转电平跟随共模反馈电路向第二段中两个输入管M1a和M2a连接的电流源负载管M7和M8的栅极提供反馈电压，以此使输入电路工作在Class
‑
AB状态下。
[0014]M3和M4的宽为W3、长为L3，其宽长比比值不能太大，否则会使电路的整体跨导减小，进而影响增益和GBW，从而降低电路性能。同时，其比值也不能太小，小的比值虽然能提升电路的交流性能，但会显著影响电路的共模电压输入范围。M1b、M2b、M1a和M2a的宽均为W1、长均为L1，以保证电路在共模状态下的跨导恒定和较大的共模抑制比。M5和M6的宽为W5、长为L5，通过选择宽长比W5/L5，使反馈节点FB
‑
、FB本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种折叠共源共栅运算放大器，其特征在于，包括：第一段翻转电平跟随共模反馈电路和第二段折叠共源共栅放大电路；所述第一段翻转电平跟随共模反馈电路，包括PMOS管M1b、M2b、M3、M4、M5、M6，和两个电流源Iref1、Iref2；其中，M4和M3，M6和M5，M2b和M1b，Iref2和Iref1，分别完全相同；M3的栅极和M1b的漏极相连接，M3的源极连接到VDD，M3的漏极接M1b的源极；M1b的栅极与输入差分信号IN+相连，M1b的漏极接至M5的源极；M1b的源极接M3的漏极，同时M1b的源极构成反馈节点FS
‑
；M5的源极接至M1b的漏极；M5的栅极与漏极短接，并与电流源Iref1相连，同时M5的栅极也作为反馈节点FB
‑
；M4的栅极和M2b的漏极相连接，M4的源极连接到VDD，M4的漏极接M2b的源极；M2b的栅极与输入差分信号IN
‑
相连，M2b的漏极接至M6的源极；M2b的源极接M4的漏极，同时M2b的源极构成反馈节点FS+；M6的源极接至M2b的漏极；M6的栅极与漏极短接，并与电流源Iref2相连，同时M6的栅极也作为反馈节点FB+；第一段翻转电平跟随共模反馈电路引入参考电流Iref，并将引入的参考电流Iref复制至第二段输入管M1a和M2a的两条电流支路；其中，第二段输入管M1a和M2a的两条电流支路各自连接到对应的电流源负载管M7和M8上；第一段翻转电平跟随共模反馈电路还会获取输入信号，并将输入信号通过第一段翻转电平跟随共模反馈电路向第二段中两个输入管M1a和M2a连接的电流源负载管M7和M8的栅极提供反馈电压，以此使输入电路工作在Class
‑
AB状态下；M1b、M2b、M1a和M2a的宽均为W1、长均为L1，以保证电路在共模状态下的跨导恒定和较大的共模抑制比；M5和M6的宽为W5、长为L5，通过选择宽长比W5/L5，使反馈节点FB
‑
、FB+的电压能够让第二段的电流源负载管M7与M8工作在饱和区边缘，从而保证第二段有足够的共模电压输入范围；所述第二段折叠共源共栅放大电路，包括NMOS管M7、M8、M9、M10，以及PMOS管M1a、M2a、M11、M12、M13、M14；其中，M7和M8，M9和M10，M11和M12，M13和M14，M1a和M2a，分别完全相同；M1a的源极与FS+相连，M1a的栅极与输入差分信号IN+相连，M1a的漏极与M9的源极和M7的漏极均相连；M7的源极与地相连，M7的栅极连接至FB+，M7的漏极与M1a的漏极相连；M9的源极与M7的漏极相连，M9的栅极连至偏...

【专利技术属性】
技术研发人员：吴克军，焦立民，毛家兴，刘昱洲，张中，方俊浩，于奇，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：