本发明专利技术涉及一种带有可编程内置电阻栅的IGBT,其通过在栅金属PAD与栅极总线之间设置若干组可编程电阻栅,使得该IGBT在出厂后,操作人员可通过烧录PAD对若干组可编程电阻栅进行编程,进而对内置栅极电阻进行调节,以使其与相应的应用场景相适应。与相应的应用场景相适应。与相应的应用场景相适应。
【技术实现步骤摘要】
一种带有可编程内置电阻栅的IGBT
[0001]本专利技术涉及一种IGBT,尤其涉及一种带有可编程内置电阻栅的IGBT。
技术介绍
[0002]栅极电阻Rg在IGBT的开通关断的过程中起到重要的作用,特别是IGBT的开通能耗与Rg息息相关。栅极电阻Rg通常分为置于芯片上的内部栅极电阻Rgin和系统厂商在系统层使用的外部栅极电阻Rgex,这些电阻一般在设定好之后就很难改变,特别是Rgin,它是芯片厂商在芯片制备过程中形成,受到器件结构的约束而无法改变。对Rg进行精细调整,可以使得芯片厂商将芯片用于多种应用场景而不改变系统层的设置。
[0003]公开号“CN216749899U”、名称为“内置可调栅极电阻的IGBT版图结构”,其公开的IGBT版图,通过更改栅极Poly的光罩版,更改栅极电阻区域的宽度,从而实现对栅极电阻阻值的改变。虽然通过该IGBT版图可制备具有不同栅极电阻的IGBT,但其制成后,后期无法改变内置栅极电阻的大小。
[0004]为此,需要设计一种新的IGBT芯片,其在制备完成后仍可通过编程的方式减小内置栅极电阻,以使其满足相应应用场景的需求。
技术实现思路
[0005]为解决上述技术问题,本专利技术的目的是提供一种制备后内置栅极电阻可调的带有可编程内置电阻栅的IGBT。
[0006]本专利技术的带有可编程内置电阻栅的IGBT,包括芯片本体,芯片本体包括衬底、位于衬底上方的栅金属PAD及栅极总线,栅金属PAD与栅极总线之间设有若干组可编程电阻栅,可编程电阻栅包括具有第一掺杂类型的多晶硅层,多晶硅层与衬底之间设有氧化层,多晶硅层的一端与栅金属PAD连接,另一端与栅极总线连接,多晶硅层的中部设有具有第二掺杂类型的掺杂区,带有可编程内置电阻栅的IGBT还包括若干烧录PAD,各可编程电阻栅的多晶硅层分别通过电熔丝连接对应的烧录PAD。
[0007]该带有可编程内置电阻栅的IGBT的优点在于,其通过在栅金属PAD与栅极总线之间设置若干组可编程电阻栅,使得该IGBT在出厂后,操作人员可通过烧录PAD对若干组可编程电阻栅进行编程,进而对内置栅极电阻进行调节,以使其与相应的应用场景相适应。相较于现有的IGBT,其内置栅极电阻在出厂后可通过编程方式调节,因此应用范围更广。
[0008]进一步的,本专利技术的带有可编程内置电阻栅的IGBT,所述多晶硅层为N型多晶硅层,所述掺杂区为P型掺杂区。
[0009]N型多晶硅层及P型掺杂区的设置实现了多个背靠背二极管,以将可烧录的内置电阻从并联中断开,其个数取决于栅极电压及单组背靠背二极管的击穿电压,一般要保证总击穿高于栅极电压。此外其也可为P型多晶硅层及N型掺杂区,此时形成多个面对面式二极管。
[0010]进一步的,本专利技术的带有可编程内置电阻栅的IGBT,所述电熔丝为多晶硅电熔丝。
[0011]电熔丝由带有转角的多晶硅形成,其宽度和转角个数根据熔断电流大小进行设置。
[0012]进一步的,本专利技术的带有可编程内置电阻栅的IGBT,所述多晶硅层的表面设有介质层,所述栅金属PAD及栅极总线分别通过穿透介质层的接触孔与多晶硅层连接。
[0013]介质层实现了多晶硅层与栅金属PAD、栅极总线的隔离,栅金属PAD及栅极总线分别通过两个接触孔实现与多晶硅层的连接。
[0014]进一步的,本专利技术的带有可编程内置电阻栅的IGBT,还包括与栅极总线连接的测试PAD。
[0015]测试PAD的设置,实现了对可编程电阻栅的检测功能,上述烧录PAD、测试PAD、栅金属PAD及栅极总线均由金属材料,如铝、金或铜等制成。
[0016]上述说明仅是本专利技术技术方案的概述,为了能够更清楚地了解本专利技术的技术手段,并依照说明书的内容予以具体实施,以下以本专利技术的实施例对其进行详细说明。
附图说明
[0017]图1是带有可编程内置电阻栅的IGBT的平面示意图;
[0018]图2是图1中一组可编程电阻栅的局部平面图;
[0019]图3是图2中A
‑
A向的局部剖视图;
[0020]图4是图3中B部的局部放大图;
[0021]图5是烧录前可编程电阻栅的电路模型图;
[0022]图6是烧录后可编程电阻栅的电路模型图。
[0023]图中,衬底1,栅金属PAD2,栅极总线3,多晶硅层4,氧化层5,掺杂区6,烧录PAD7,电熔丝8,介质层9,接触孔10,测试PAD11。
具体实施方式
[0024]下面结合附图和实施例,对本专利技术的具体实施方式作进一步详细描述。以下实施例用于说明本专利技术,但不用来限制本专利技术的范围。
[0025]参见图1至6,本实施例的带有可编程内置电阻栅的IGBT,包括芯片本体,芯片本体包括衬底1、位于衬底上方的栅金属PAD2及栅极总线3,栅金属PAD与栅极总线之间设有若干组可编程电阻栅,可编程电阻栅包括具有第一掺杂类型的多晶硅层4,多晶硅层与衬底之间设有氧化层5,多晶硅层的一端与栅金属PAD连接,另一端与栅极总线连接,多晶硅层的中部设有具有第二掺杂类型的掺杂区6,带有可编程内置电阻栅的IGBT还包括若干烧录PAD7,各可编程电阻栅的多晶硅层分别通过电熔丝8连接对应的烧录PAD。
[0026]本专利技术的带有可编程内置电阻栅的IGBT,通过在栅金属PAD与栅极总线之间设置若干组可编程电阻栅,使得该IGBT在出厂后,操作人员可通过烧录PAD对若干组可编程电阻栅进行编程,进而对内置栅极电阻进行调节,以使其与相应的应用场景相适应。相较于现有的IGBT,其内置栅极电阻在出厂后可通过编程方式调节,因此应用范围更广。
[0027]其中,栅极总线用于与芯片本体元胞区内的栅极连接,该栅极可为平面式或沟槽式栅极。
[0028]可编程电阻栅的多晶硅层用于连接栅金属PAD及栅极总线,其具有第一掺杂类型,
本实施例中多晶硅层为N型多晶硅层。
[0029]多晶硅层中部的掺杂区为第二掺杂类型,如P型掺杂。本实施例中,掺杂区通过在栅多晶硅中部进行P型注入形成P型掺杂区。
[0030]多晶硅层中部的P型掺杂区使得栅多晶硅中部能够形成多个背对背二极管,以将多晶硅层断开,从而使其具有R
G0
的电阻。
[0031]烧录PAD用于外部烧录程序通过电熔丝对可编程内置电阻栅进行烧录,以调整可编程电阻栅的电阻值,进而实现对IGBT内置栅极电阻阻值的调整,其可设置于芯片本体的表面。
[0032]具体的,外部烧录程序通过烧录PAD及电熔丝对多晶硅层施加高电压,由于电熔丝与多晶硅层的连接部位于掺杂区一侧,其中背对背的二极管反向偏置,高的反向偏压可使二极管失效而永久短路,而且,大的失效电流将使电熔丝熔断,这样一方面可起到限流的作用,保护烧录电路,另一方面可以标识背对背二极管已被烧录的状态。
[0033]短路后,可烧录的内置电阻R
G1
便与原R
G0
并联,从而降低多晶硅层及可编程电阻栅的电阻值本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种带有可编程内置电阻栅的IGBT,包括芯片本体,芯片本体包括衬底(1)、位于衬底上方的栅金属PAD(2)及栅极总线(3),其特征在于:栅金属PAD与栅极总线之间设有若干组可编程电阻栅,可编程电阻栅包括具有第一掺杂类型的多晶硅层(4),多晶硅层与衬底之间设有氧化层(5),多晶硅层的一端与栅金属PAD连接,另一端与栅极总线连接,多晶硅层的中部设有具有第二掺杂类型的掺杂区(6),带有可编程内置电阻栅的IGBT还包括若干烧录PAD(7),各可编程电阻栅的多晶硅层分别通过电熔丝(8)连接对应的烧录PAD。2.根...
【专利技术属性】
技术研发人员:吴小利,王海军,
申请(专利权)人:上海擎茂微电子科技有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。