具有浮置输入级的精密运算放大器制造技术

所公开的运算放大器包括输入级，该输入级被配置为从低电压范围中的浮置电源电路接收功率，该低电压范围能够根据输入处的共模电压浮动。低压电源有利于使用低压部件，使用低压部件能够通过降低偏移电压来提高该运算放大器的精度。该输入级利用第一增益模块和第二增益模块。该第一增益块被配置为具有低偏移电压，而该第二增益块被配置为具有高增益。将这些方面通过单独的增益块划分提高该运算放大器的精度和噪声性能。由于在该输出处将低增益、高带宽路径与高增益、低带宽路径相结合的拓扑结构，该运算放大器在低频和高频下都具有高增益。高增益。高增益。

【技术实现步骤摘要】
【国外来华专利技术】具有浮置输入级的精密运算放大器
[0001]相关申请的交叉引用
[0002]本专利申请要求于2021年2月4日提交的美国临时申请号63/199,945的权益，该专利申请据此全文以引用方式并入。


[0003]本公开涉及模拟微电子，并且更具体地说，涉及一种运算放大器，该运算放大器具有低偏移电压，并且由于其浮置输入级而适用于宽泛的共模电压和电源电压范围。

技术介绍

[0004]偏移电压可能会对运算放大器的精度产生负面影响。偏移电压是出现在运算放大器的输出处的小电压，诸如当输入是相等电压时，预期为零伏特。偏移电压可能是由于差分电路，诸如差分对中的失配造成的。失配可在单个晶体管内包括的制造的晶体管元件(即指状物)之间，或可在差分对中的一对不同的晶体管之间。增加晶体管的物理装置尺寸(即，管芯面积)可用于使失配最小化，并因此降低生产中运算放大器的平均偏移电压。因此，对高精度(即，低偏移电压)的要求可能与对小尺寸的要求形成对比。当期望高电压操作时，此对比可增强，因为需要更大的装置尺寸来处理高电压。斩波或修整技术可用于降低偏移电压，但这些技术可增加运算放大器的成本和复杂性，并且因此可能不适用于一些应用。

技术实现思路

[0005]在至少一个方面，本公开总体上描述了一种包括输入级和浮置电源的运算放大器。该输入级包括第一增益块(G1)，该第一增益块包括具有第一电压偏移和第一增益的第一低电压(LV)差分对。该输入级还包括第二增益块(G2)，该第二增益块包括具有第二电压偏移和第二增益的第二LV差分对。输入级的第一电压偏移小于第二电压偏移。另外，输入级的第二增益大于第一增益。该浮置电源由范围从上部干线电压(VDD)到下部干线电压(VSS)的电源电压供电。该浮置电源被配置为输出范围从正电压(FP)到负电压(FN)的浮置电源电压，其中该浮置电源(i)根据该运算放大器的输入(电压)而浮动，并且(ii)向该输入级提供功率。运算放大器可根据以下可能的具体实施的任何组合来实现。
[0006]在第一种可能的具体实施中，该第一LV差分对和该第二LV差分对通过该浮置电源与该上部干线电压(VDD)和该下部干线电压(VSS)隔离。
[0007]在第二种可能的具体实施中，该浮置电源从该第一增益块(G1)的上部公共节点接收该正电压(FP)，并在该第一增益块(G1)和该第二增益块(G2)的下部公共节点处生成生负电压(FN)。
[0008]在第三可能的具体实施中，该第一增益块(G1)包括第一LV晶体管，该第一LV晶体管栅极耦合到该运算放大器的正输入(INP)和第二LV晶体管，该第二LV晶体管栅极耦合到该运算放大器的负输入(INN)。该第一LV晶体管的源极和该第二LV晶体管的源极直接连接到该上部公共节点。该第一增益块(G1)还包括第一电阻器，该第一电阻器耦合在该第一LV
晶体管的漏极和该下部公共节点之间，其中漏极是第一增益块的正输出(G1_OUTP)。该第一增益块(G1)还包括第二电阻器，该第二电阻器耦合在该第二LV晶体管的漏极和该下部公共节点之间，其中漏极是第一增益块的负输出(G1_OUTN)。该第一增益块(G1)还包括第一上部电流源，该第一上部电流源耦合在该上部干线电压(VDD)和该上部公共节点之间。
[0009]在第四种可能的具体实施中，该第一增益块(G1)的该上部公共节点处的该正电压(FP)是该正输入(INP)和该负输入(INN)中的较低者加上该第一LV晶体管或该第二LV晶体管的栅极
‑
源极电压(VGS)。
[0010]在运算放大器的第五种可能的具体实施中，该第二增益块(G2)包括第三LV晶体管，该第三LV晶体管栅极耦合到该第一增益块的负输出(G1_OUTN)和第四LV晶体管，该第四LV晶体管栅极耦合到该第一增益块的正输出(G1_OUTP)。该第四LV晶体管的源极在公共源节点处直接耦合到该第三晶体管的源极。该第二增益块(G2)还包括第二上部电流源，该第二上部电流源耦合在该上部干线电压(VDD)和该公共源节点之间。该第二增益块(G2)还包括有效载荷，该有效载荷耦合在该第三LV晶体管的漏极和该下部公共节点之间以及耦合在该第四LV晶体管的漏极和该下部公共节点之间。第二增益块的负输出(G2_OUTN)是第三LV晶体管的漏极，而第二增益块的正输出(G2_OUTP)是第四LV晶体管的漏极。
[0011]在运算放大器的第六种可能的具体实施中，该浮置电源包括输入晶体管，该输入晶体管栅极耦合到该第一增益块(G1)的该上部公共节点以接收该正电压(FP)，并且经由偏置电阻器漏极耦合到该上部干线电压(VDD)。该浮置电源还包括电压源，该电压源耦合在该输入晶体管的源极和该下部公共节点之间，以在该第一增益块(G1)和该第二增益块(G2)的该下部公共节点处生成该负电压(FN)。该浮置电源还包括下部电流源，该下部电流源耦合在该下部公共节点和该下部干线电压(VSS)之间。
[0012]在第七种可能的具体实施中，该浮置电源还包括放大器，该放大器被配置为将对应于该正电压(FP)的电压与对应于该输入晶体管的阈值电压的参考电压(VREF)进行比较。该浮置电源还包括箝位晶体管，该箝位晶体管耦合在该下部公共节点和该下部干线电压(VSS)之间。该箝位晶体管由该放大器控制，使得当该电压下降到低于该参考电压(VREF)时，该负电压(FN)被耦合(例如，短路)到该下部干线电压(VSS)。
[0013]在第八种可能的具体实施中，该运算放大器还包括(i)第三增益块(G3)，该第三增益块被配置为基于该第二增益块(G2)的差分输出(G2_OUTN，G2_OUTP)生成高增益单端信号，并且(ii)第四增益块(G4)，该第四增益块被配置为基于该运算放大器的差分输入(INP，INN)生成低增益单端信号。
[0014]在第九种可能的具体实施中，该运算放大器还包括第五增益块(G5)，该第五增益块被配置为将该高增益单端信号和该低增益单端信号组合成组合信号，并将该组合信号耦合到该差分放大器的输出(OUT)。
[0015]在运算放大器的第十种可能的具体实施中，该组合信号具有基于较低频率下的该高增益单端信号和基于较高频率下的该低增益单端信号的频率响应。
[0016]在运算放大器的第十一种可能的具体实施中，该第一增益块(G1)和该第二增益块(G2)由该正电压(FP)和该负电压(FN)供电，而该第三增益块(G3)、该第四增益块(G4)和该第五增益块(G5)由该上部干线电压(VDD)和该下部干线电压(VSS)供电。
[0017]在运算放大器的第十二种可能的具体实施中，该运算放大器的该输出(OUT)经由
补偿电容器耦合到该第二增益块(G2)的该输出。该第二增益块(G2)被配置为将该第一增益块(G1)与该补偿电容器隔离。
[0018]另一方面，本公开总体上描述了一种运算放大器，该运算放大器包括浮置电源，该浮置电源由范围从上部干线电压(VDD)到下部干线电压(VSS)的电源电压供电。该浮置电源被配置为接收对应于该运算放大器本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种运算放大器，包括：输入级，所述输入级包括：第一增益块，所述第一增益块包括具有第一电压偏移和第一增益的第一低电压LV差分对；和第二增益块，所述第二增益块包括具有第二电压偏移和第二增益的第二LV差分对，所述第一电压偏移小于所述第二电压偏移，并且所述第二增益大于所述第一增益；以及浮置电源，所述浮置电源由范围从上部干线电压到下部干线电压的电源电压供电，所述浮置电源被配置为输出范围从正电压到负电压的浮置电源电压，所述浮置电源电压根据所述运算放大器的输入而浮动，并向所述输入级提供功率。2.根据权利要求1所述的运算放大器，其中所述第一LV差分对和所述第二LV差分对通过所述浮置电源与所述上部干线电压和所述下部干线电压隔离。3.根据权利要求1所述的运算放大器，其中所述浮置电源从所述第一增益块的上部公共节点接收所述正电压，并在所述第一增益块和所述第二增益块的下部公共节点处生成负电压。4.根据权利要求3所述的运算放大器，其中所述第一增益块包括：第一LV晶体管，所述第一LV晶体管在栅极处耦合到所述运算放大器的正输入；第二LV晶体管，所述第二LV晶体管在栅极处耦合到所述运算放大器的负输入，所述第一LV晶体管的源极和所述第二LV晶体管的源极直接连接到所述上部公共节点；第一电阻器，所述第一电阻器耦合在所述第一LV晶体管的漏极和所述下部公共节点之间，所述第一增益块的正输出在所述第一LV晶体管的所述漏极处；第二电阻器，所述第二电阻器耦合在所述第二LV晶体管的漏极和所述下部公共节点之间，所述第一增益块的负输出在所述第二LV晶体管的所述漏极处；和第一上部电流源，所述第一上部电流源耦合在所述上部干线电压和所述上部公共节点之间。5.根据权利要求4所述的运算放大器，其中所述第一增益块的所述上部公共节点处的所述正电压是所述正输入和所述负输入中的较低者加上所述第一LV晶体管或所述第二LV晶体管的栅极
‑
源极电压。6.根据权利要求3所述的运算放大器，其中所述第二增益块包括：第三LV晶体管，所述第三LV晶体管在其栅极处耦合到所述第一增益块的负输出；第四LV晶体管，所述第四LV晶体管在其栅极处耦合到所述第一增益块的正输出，所述第四LV晶体管的源极在公共源节点处直接耦合到所述第三晶体管的源极；第二上部电流源，所述第二上部电流源耦合在所述上部干线电压和所述公共源节点之间；和有效载荷，所述有效载荷：耦合在所述第三LV晶体管的漏极和所述下部公共节点之间，所述第二增益块的负输出在所述第三LV晶体管的所述漏极处，并且耦合在所述第四LV晶体管的漏极和所述下部公共节点之间，所述第二增益块的正输出在所述第四LV晶体管的所述漏极处。7.根据权利要求3所述的运算放大器，其中所述浮置电源包括：
输入晶体管，所述输入晶体管在其栅极处耦合到所述第一增益块的所述上部公共节点以接收所述正电压，并且经由偏置电阻器在其漏极处耦合到所述上部干线电压；电压源，所述电压源耦合在所述输入晶体管的源极和所述下部公共节点之间，以在所述第一增益块和所述第二增益块的所述下部公共节点处生成所述负电压；和下部电流源，所述下部电流源耦合在所述下部公共节点和所述下部干线电压之间。8.根据权利要求7所述的运算放大器，其中所述浮置电源还包括：放大器，所述放大器被配置为将对应于所述正电压的电压与对应于所述输入晶体管的阈值电压的参考电压进行比较；和箝位晶体管，所述箝位晶体管耦合在所述下部公共节点和所述下部干线电压之间，所述箝位晶体管由所述放大器控制，使得当所述电压下降到低于所述参考电压时，所述负电压被耦合到所述下部干线电压。9.根据权利要求1所述的运算放大器，所述运算放大器还包括：...

【专利技术属性】
技术研发人员：C，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：